Split lock 是 CPU 为了支持跨 cache line 进行原子内存访问而支持的内存总线锁。有些处理器比如 ARM、RISC-V 不允许未对齐的内存访问,不会产生跨 cache line 的原子访问,所以不会产生 split lock,而 X86 是支持... **无效 Invalid (I)** 缓存行是无效的MESI 协议状态机如下: 状态机的转换基于两种情况:1. CPU 产生对 cache 的请求 a. PrRd: CPU 请求读一个缓存块 b. PrWr: CPU 请求写一个缓存块1. 总线产生...