网卡（NIC）数据包从接口到达至写入主机内存的全流程细节技术问询

阿华AIGC实验室

2026-4-28

详细解答：网卡从数据包接收到写入主机内存的完整流程

Great question—this is the kind of low-level NIC detail that’s surprisingly hard to find consolidated in one place, even with deep kernel knowledge. Let’s break this down step by step, starting with your specific questions and then walking through the full end-to-end flow.

问题1：数据包从有线介质到达后，首个存储位置是RX FIFO还是其他组件？

数据包到达后的第一个“真正可存储”的位置是网卡MAC层的片上RX FIFO，但中间会经过PHY层的临时信号缓冲：

首先，介质上的电/光信号先到达网卡的PHY（Physical Layer）芯片，PHY会完成信号解码（比如解析以太网前导码、SFD帧起始符）、初步CRC校验等物理层操作。PHY的缓冲是极小的临时寄存器，仅用于信号同步，不属于正式的数据包存储组件。
当PHY确认帧有效后，会将完整的帧数据传递给MAC层，MAC层随即把数据写入自己的片上RX FIFO——这才是数据包进入网卡后第一个被持久暂存的位置。

问题2：网卡处理单个数据包的详细步骤（含描述符分配逻辑）

下面是从数据包到达介质到内核接管的完整细粒度流程：

1. 物理层信号处理与校验

介质传输的电/光信号被PHY芯片接收，转换为数字信号。
PHY解码以太网帧的前导码（7字节）和帧起始定界符（SFD，1字节），定位帧的起始位置。
部分PHY支持硬件CRC初步校验：如果帧的CRC校验失败，PHY直接丢弃该帧，不传递给MAC层；校验通过则继续。

2. MAC层接收与RX FIFO暂存

MAC层接收PHY传来的帧数据，写入片上RX FIFO（这是网卡片上的高速内存，用于缓冲突发数据包，避免后续处理不及时导致丢包）。
MAC层同时完成帧过滤：检查目的MAC地址是否匹配本机MAC、广播地址，或本机已监听的多播地址。如果不匹配，直接从FIFO中丢弃帧，终止后续流程。

3. 硬件卸载操作（可选但现代网卡普遍支持）

现代网卡会在片上完成多种卸载任务，减少内核CPU负载：
- 校验和卸载：自动计算并验证IP头部、TCP/UDP段的校验和，标记校验结果到数据包元数据中。
- 大型接收卸载（LRO）：将属于同一TCP流的多个分段合并为一个大数据包，减少内核后续处理的次数。
- Flow Director：根据数据包的五元组（源/目的IP、源/目的端口、协议）将数据包分流到特定的RX队列，实现硬件级负载均衡。
这些操作均在片上完成，数据始终暂存于RX FIFO或专用片上处理缓冲区。

4. DMA描述符分配与数据包写入主机内存

这是你关心的核心细节，描述符的分配和DMA传输逻辑如下：

前期准备：内核网卡驱动初始化时，会在主机内存中分配一块连续的内存区域作为RX描述符环（Rx Descriptor Ring）。每个描述符包含：主机内存缓冲区的物理地址、缓冲区长度、状态标记位（如“主机已准备好接收”、“数据包已写入”）。
网卡侧的描述符管理：网卡通过MMIO（内存映射I/O）寄存器读取描述符环的地址，维护两个指针：
- Rx Tail：指向当前可用于接收数据包的下一个描述符。
- Rx Head：指向已经完成数据包写入的最后一个描述符。
数据包分配逻辑：当MAC层处理完一个数据包后，网卡会检查Rx Tail指向的描述符状态：
1. 如果状态为“主机已准备好”（即驱动已经将空的主机内存缓冲区绑定到该描述符），网卡锁定该描述符。
2. 网卡启动DMA传输，直接将RX FIFO中的数据包数据写入该描述符对应的主机内存缓冲区。
3. 传输完成后，网卡更新描述符的状态为“数据包已写入”，并将Rx Head指针向后移动一位（标记该描述符已完成任务）。

5. 中断触发与内核接管

当一个或多个数据包完成DMA写入后，网卡会触发PCIe中断（通常是MSI/MSI-X中断，比传统中断更高效），通知内核有新数据包到达。
内核驱动的中断处理函数被调用，它会读取网卡的Rx Head指针，遍历所有已被更新状态的描述符：
- 从对应的主机内存缓冲区中取出数据包，封装成内核sk_buff结构，传递给网络协议栈（IP层→TCP/UDP层）。
- 将处理完的描述符重新标记为“主机已准备好”，更新Rx Tail指针，并通过MMIO寄存器通知网卡，让网卡可以继续使用这些描述符接收后续数据包。