如何正确打印Verilog中带符号reg变量的数值？

问题根源 #

reg signed[2:0] m是3位带符号变量，采用补码存储时，取值范围为-4到3。当给m赋值4时，4的二进制为100，但在3位带符号数的补码规则中，100对应的数值就是-4，因此$display("%f",m)输出-4.000000是带符号数存储逻辑的正常结果——本质是3位带符号数无法容纳4，赋值时发生了溢出截断。

解决方法 #

1. 调整变量位宽（推荐）

直接扩展带符号变量的位宽，使其能容纳4这个数值，比如改为4位带符号变量：

reg signed[3:0] m; // 4位带符号数范围为-8到7，可正常存储4

此时赋值m=4后，$display("%f",m)会输出预期的4.000000。

2. 输出时转换为宽位无符号数

若不想修改变量位宽，可在输出时通过位拼接扩展位宽并转换为无符号数，规避符号位的影响：

$display("%f", $unsigned({1'b0, m})); // 拼接1位0扩展为4位，转无符号后正确表示4

3. 使用整数格式符输出（更直观）

如果仅需查看整数数值，用%d格式符比%f更合适，配合位扩展转换即可：

$display("%d", $signed({1'b0, m})); // 直接输出整数4

内容的提问来源于stack exchange，提问作者kittygirl