可屏蔽中断与不可屏蔽中断是否通过不同的中断请求线触发？

是的，在经典x86架构及多数传统硬件设计中，**可屏蔽中断（INTR）和不可屏蔽中断（NMI）**确实通过两条独立的硬件中断请求线触发：

• 可屏蔽中断（INTR）：由各类外设控制器发起（如磁盘、网卡、键盘控制器等），CPU可通过设置标志位（如IF位）屏蔽这类请求，多用于处理优先级较低的外设事件。
• 不可屏蔽中断（NMI）：专门预留处理严重硬件错误（如内存奇偶校验错误、总线故障等），这条线路的请求无法被CPU屏蔽，触发后CPU必须立即响应，处理可能导致系统崩溃的紧急事件。

内容的提问来源于stack exchange，提问作者Fabio