CHERI架构下紧凑与扩展能力表示的性能权衡及相关问题问询

TLDR：使用紧凑表示加位掩码，还是对齐访问的扩展表示更高效？

问题背景 #

我正在虚拟机中实现一个玩具版CHERI（Capability Hardware Enhanced RISC Instructions）架构，现需确定最高效的能力表示方式。

我们设定两种能力表示方案：

• 紧凑表示（共64位）：12位Capability Type、12位ProcessID、8位权限、8位标志位、8位保留位、16位Capability ID
• 扩展表示（共128位）：16位Capability Type、16位ProcessID、16位权限、16位标志位、32位保留位、32位Capability ID

本质是在「占用更多内存但支持直接对齐访问（胖能力）」与「占用更少内存但需更多位掩码/移位操作（紧凑能力）」之间做选择。我猜测因内存速度慢而ALU资源充足，紧凑表示更优，但无法给出定论。

核心问题 #

1. 紧凑表示与扩展表示之间的性能权衡有哪些？
2. 若紧凑表示采用更特殊的位分配（如5位权限、11位标志位），情况会有变化吗？

基准测试限制 #

我本可通过基准测试解答，但存在两个问题：1. 从未进行过微基准测试，正在学习；2. 基于虚拟机中虚拟ISA的测试不现实，实现细节会掩盖真实性能特征。

解答 #

1. 紧凑与扩展表示的性能权衡 #

• 内存带宽与缓存效率：紧凑表示的内存占用仅为扩展表示的一半，相同内存容量下可存储多一倍的能力数据，缓存命中率会显著提升——这在CHERI频繁进行权限检查、能力传递的场景中尤为关键。内存访问延迟是现代计算架构的核心瓶颈，更少的内存占用能大幅减少缓存失效和内存读写次数，这部分收益通常远超过位掩码/移位操作的开销。
• ALU操作开销：紧凑表示每次访问字段都需要AND（掩码）和SHIFT（移位）指令，这类单周期ALU操作的吞吐率很高，现代CPU的多发射单元足以应对，除非是极端密集的位操作场景，否则累计开销可忽略。
• 访存复杂度：扩展表示的字段天然对齐，可直接通过偏移访问，但128位访存在不支持原生128位加载的架构下，可能需要拆分两次64位访问，反而增加访存周期。
• 虚拟机实现复杂度：紧凑表示需要额外的位操作指令序列，但如果虚拟机采用JIT编译，这些操作可被编译为高效的机器码，与扩展表示的访问开销差距会进一步缩小。

2. 特殊位分配的影响 #

位分配的调整（如5位权限、11位标志位）不会改变核心的性能权衡逻辑：

• 只要保持64位的紧凑表示，内存效率的优势依然存在，这是决定性能的核心因素。
• 仅有的细微变化在于：若高频访问的字段位数与CPU操作数宽度匹配（如8位权限对应字节操作），或字段处于寄存器低/高位减少移位次数，能小幅降低ALU开销，但这种优化的影响远不如内存效率带来的收益显著。
• 特殊位分配不会动摇紧凑表示在缓存命中率、内存带宽上的核心优势。

内容的提问来源于stack exchange，提问作者Mascarpone