三位七段数码管VHDL代码显示异常求助：预期显示012实际不符

我看了你的代码和问题描述，预期显示012但实际不符，主要有几个关键问题需要修正，咱们一步步来梳理：

1. 未初始化digit_sel信号 #

digit_sel是unsigned(1 downto 0)类型，你没有给它设置初始值，这会导致电路上电后这个信号处于未知（U）状态，数码管的选通逻辑和BCD值映射都会直接出错。咱们给它加上初始值：

signal digit_sel : unsigned(1 downto 0) := "00";

2. 七段数码管段码不匹配硬件 #

从你给出的段码来看，比如数字0的段码是B"00000011"，大概率是段码的电平逻辑或者引脚顺序和实际硬件不匹配。常见的七段数码管分两种类型：

• 共阴型：亮的段需要输出高电平；
• 共阳型：亮的段需要输出低电平。
  同时，Seven_Segment_Display的引脚顺序（比如哪一位对应a段、哪一位对应dp小数点）也必须和硬件一致。

假设你的硬件是共阴数码管，段码顺序为a(bit0)、b(bit1)、c(bit2)、d(bit3)、e(bit4)、f(bit5)、g(bit6)、dp(bit7)，那正确的段码应该调整为：

with bcd select
Seven_Segment_Display_output(7 downto 0) <= 
    B"10000000" when 0,  -- dp灭，a-g全亮
    B"11110010" when 1,
    B"01001000" when 2,
    B"01100000" when 3,
    B"00110010" when 4,
    B"00100100" when 5,
    B"00000100" when 6,
    B"11110000" when 7,
    B"00000000" when 8,
    B"00100000" when 9,
    B"11111111" when others;

如果是共阳数码管，只需要把每个段码取反即可（比如数字0的段码改为B"01111111"）。你可以对照硬件手册确认引脚定义和类型，再调整段码。

3. 数码管使能信号的有效性确认 #

你的Seven_Segment_Enable赋值逻辑是：

with digit_sel select
Seven_Segment_Enable <= "110" when "00",
                        "101" when "01",
                        "011" when others;

要确认硬件的使能信号是高有效还是低有效：

• 如果是低有效，对应位为0时选通数码管，那"110"选通第0位（最右侧）是对的；
• 如果是高有效，对应位为1时选通，那应该改为"001"选通第0位。
  你需要根据硬件实际情况调整这个值，确保每个digit_sel状态能正确选通对应的数码管。

修改后的完整代码 #

把上面的修改整合后，代码如下（还简化了固定值的赋值逻辑）：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.numeric_std.all;

entity main is
port (
    clock_in : in std_logic;
    Seven_Segment_Enable : out std_logic_vector(2 downto 0);
    Seven_Segment_Display : out std_logic_vector(7 downto 0)
);
end main;

architecture Behavioral of main is
signal refresh_count : integer := 0;
signal refresh_clk : std_logic := '1';
signal second_count : integer := 0;
signal second_clk : std_logic := '1';
-- 初始化digit_sel，避免上电未知状态
signal digit_sel : unsigned(1 downto 0) := "00";
signal bcd : integer := 0;
signal Seven_Segment_Display_output : std_logic_vector (7 downto 0) := (others => '0');
signal bcd0, bcd1, bcd2 : integer := 0;
signal unit_count : integer := 0;
signal ten_count : integer := 0;
signal hundred_count : integer := 0;
begin
process(Clock_in)
begin
if(clock_in'event and clock_in='1') then
refresh_count <= refresh_count+1;
second_count <= second_count+1;
if(second_count = 750000) then
second_clk <= not second_clk;
second_count <= 1;
end if;
if(refresh_count = 1200) then
refresh_clk <= not refresh_clk;
refresh_count <= 1;
end if;
end if;
end process;

-- 固定显示012，无需时钟触发，直接赋值即可
bcd0 <= 0;
bcd1 <= 1;
bcd2 <= 2;

process(refresh_clk)
begin
if(refresh_clk' event and refresh_clk='1') then
digit_sel <= digit_sel + 1;
end if;
end process;

with digit_sel select
bcd <= bcd0 when "00",
       bcd1 when "01",
       bcd2 when others;

with digit_sel select
Seven_Segment_Enable <= "110" when "00",  -- 根据硬件调整有效电平
                        "101" when "01",
                        "011" when others;

-- 适配共阴数码管的段码（可根据硬件调整）
with bcd select
Seven_Segment_Display_output(7 downto 0) <= 
    B"10000000" when 0,
    B"11110010" when 1,
    B"01001000" when 2,
    B"01100000" when 3,
    B"00110010" when 4,
    B"00100100" when 5,
    B"00000100" when 6,
    B"11110000" when 7,
    B"00000000" when 8,
    B"00100000" when 9,
    B"11111111" when others;

Seven_Segment_Display(7 downto 0) <= Seven_Segment_Display_output(7 downto 0);
end Behavioral;

你可以先测试digit_sel的初始化修复，再根据硬件调整段码和使能信号的有效性，应该就能解决显示不符的问题了。

内容的提问来源于stack exchange，提问作者Grossik