Mealy有限状态机VHDL实现复位信号异常问题咨询

哈哈，这个双进程Mealy FSM的复位坑我踩过不止一次！咱们先把问题拆解清楚：

你用了经典的双进程结构：一个同步进程管状态寄存器的更新，另一个组合进程算下一状态和输出。现在的问题是复位信号有效时，只要input1是"11"，输出就跑偏成"11"，而不是预期的"00"——核心原因是你的组合进程没把复位信号当回事儿！

问题根源 #

Mealy机的输出是组合逻辑，由当前状态和输入共同决定，但复位是最高优先级的控制信号，必须优先覆盖所有正常逻辑。你的组合进程大概率没做这两件事：

• 没把reset加入组合进程的敏感列表，导致复位信号变化时，组合进程不会重新计算输出；
• 没在组合逻辑的最开头优先判断reset，复位有效时强制锁定输出为"00"，反而让输入信号的逻辑抢了先。

修复步骤（附代码示例） #

直接给你改好的组合进程模板，对照着改就行：

原来的错误组合进程（大概是这样）

comb_process : process(current_state, input1)
begin
    case current_state is
        when INIT_STATE =>
            if input1 = "11" then
                next_state <= STATE1;
                output1 <= "11";
            else
                next_state <= INIT_STATE;
                output1 <= "00";
            end if;
        -- 其他状态的逻辑...
    end case;
end process;

修正后的组合进程

comb_process : process(current_state, input1, reset) -- 把reset加进敏感列表
begin
    -- 优先处理复位：复位有效时直接锁死输出和下一状态
    if reset = '1' then
        next_state <= INIT_STATE; -- 拉回初始状态
        output1 <= "00";          -- 强制输出预期的复位值
    else
        -- 原来的正常状态/输入逻辑放在这里
        case current_state is
            when INIT_STATE =>
                if input1 = "11" then
                    next_state <= STATE1;
                    output1 <= "11";
                else
                    next_state <= INIT_STATE;
                    output1 <= "00";
                end if;
            -- 其他状态逻辑保持不变
        end case;
    end if;
end process;

关键细节说明 #

1. 敏感列表加reset：确保reset电平变化（比如从0变1）时，组合进程立刻触发计算，不会停留在之前的输出值；
2. 复位逻辑放最前面：用if reset = '1'的条件分支优先覆盖所有正常逻辑，不管当前状态和输入是什么，复位时输出都强制为"00"，这才符合复位的优先级要求。

另外补充一句：如果你的同步进程用的是异步复位，那同步进程的敏感列表已经包含reset了，但组合逻辑这边的处理不能省——毕竟Mealy的输出是组合逻辑，复位必须直接控制它，不能等同步状态更新。

内容的提问来源于stack exchange，提问作者Mark3859