SystemVerilog新手求助：测试平台读取单行32位数据并拆分为8位变量/数组

嘿，刚入门SystemVerilog的话，这个读取文件并拆分数据的需求其实很典型，我来给你一步步讲清楚怎么实现～

第一步：从input.in读取32位数据 #

首先我们需要在测试平台里打开文件、读取那一行32位数据。这里用$fopen和$fscanf来实现最直接，代码示例如下：

module tb;
  logic [31:0] full_data;  // 存储读取到的32位完整数据
  int file_handle;         // 文件句柄

  initial begin
    // 打开input.in文件，"r"表示只读模式
    file_handle = $fopen("input.in", "r");
    if (file_handle == 0) begin
      $error("无法打开input.in文件，请检查路径是否正确！");
      $finish;
    end

    // 读取数据：这里假设文件里是十六进制格式（比如"0x12345678"）
    // 如果是十进制就用%d，二进制用%b
    if (!$fscanf(file_handle, "%h", full_data)) begin
      $error("读取数据失败，请检查文件内容格式是否正确！");
      $finish;
    end

    $fclose(file_handle);  // 记得关闭文件
    $display("成功读取到32位数据：%h", full_data);
  end
endmodule

注意： 一定要确认input.in里的格式和$fscanf的格式符匹配，比如文件里是纯十六进制数字（不带0x也可以，%h能识别），或者十进制/二进制，对应调整格式符即可。

第二步：拆分数据为8位元素 #

读取到完整的32位数据后，我们可以用两种方式拆分：拆成独立变量，或者拆成数组。

方式1：拆分为4个独立的8位变量 #

直接通过位选择就能提取每个字节，代码示例：

// 在tb模块里添加这些变量
logic [7:0] byte0, byte1, byte2, byte3;

initial begin
  // 读取数据的代码...（上面的部分）

  // 拆分字节：这里byte0是最低位字节，byte3是最高位字节
  byte0 = full_data[7:0];
  byte1 = full_data[15:8];
  byte2 = full_data[23:16];
  byte3 = full_data[31:24];

  $display("拆分后的独立字节：");
  $display("byte3（最高位）: %h, byte2: %h, byte1: %h, byte0（最低位）: %h", byte3, byte2, byte1, byte0);
end

方式2：拆分为8位数组 #

如果需要更灵活的处理（比如后续要遍历字节），用数组会更方便，两种赋值方式供你选：

// 在tb模块里添加数组
logic [7:0] byte_array[4];  // 4个元素的8位数组

initial begin
  // 读取数据的代码...（上面的部分）

  // 方法A：直接索引赋值
  byte_array[0] = full_data[7:0];
  byte_array[1] = full_data[15:8];
  byte_array[2] = full_data[23:16];
  byte_array[3] = full_data[31:24];

  // 方法B：用循环批量赋值（更简洁）
  for (int i=0; i<4; i++) begin
    byte_array[i] = full_data[(i*8)+7 : i*8];
  end

  // 打印数组内容
  $display("拆分后的数组元素：");
  for (int i=0; i<4; i++) begin
    $display("byte_array[%0d] = %h", i, byte_array[i]);
  end
end

小提示： 如果你的需求是把最高位字节存在数组索引0的位置，只需要调整位选择的范围就行，比如byte_array[0] = full_data[31:24]，以此类推。

内容的提问来源于stack exchange，提问作者Shravan Shah