Verilog中x与z逻辑值的区别：z（高阻态）含义及示例咨询

嘿，刚接触Verilog的时候，x和z这俩逻辑值确实容易让人懵，尤其是z的“高阻抗”概念，咱们拆开来讲清楚，再结合实例你就懂了：

一、x：未知逻辑值 #

x代表不确定的逻辑状态——简单说就是当前信号的电平没法明确是0还是1，常见于这些场景：

• 未初始化的寄存器/变量（Verilog中未赋值的reg默认值就是x）
• 多个驱动源对同一线网输出相反电平（信号冲突）
• 仿真时某些路径未被覆盖到的不确定状态

示例1：未初始化的寄存器 #

reg [3:0] counter; // 没有初始化，默认值为4'bxxxx

initial begin
    $display("counter初始值: %b", counter); // 输出结果为xxxx
end

示例2：信号冲突导致x #

wire conflict_sig;
assign conflict_sig = 1'b0; // 第一个驱动赋值0
assign conflict_sig = 1'b1; // 第二个驱动赋值1，产生冲突

initial begin
    $display("冲突信号的值: %b", conflict_sig); // 输出结果为x
end

二、z：高阻抗（三态）逻辑值 #

z的核心是驱动断开——相当于信号的输出端被“悬空”了，没有主动输出0或1，此时信号的电平由外部电路决定（比如上拉电阻拉到1，下拉电阻拉到0，或者保持之前的状态）。这种状态是为了解决总线复用的问题：当多个设备共享一条总线时，同一时间只能有一个设备驱动总线，其他设备必须输出z，避免信号冲突。

示例1：基础三态门实现 #

wire data_bus;
reg tx_data;
reg tx_enable;

// 当tx_enable为1时，总线输出tx_data；为0时，总线进入高阻抗状态
assign data_bus = tx_enable ? tx_data : 1'bz;

initial begin
    tx_enable = 1'b0;
    tx_data = 1'b1;
    #10 $display("tx_enable=0时总线值: %b", data_bus); // 输出z
    
    tx_enable = 1'b1;
    #10 $display("tx_enable=1时总线值: %b", data_bus); // 输出1
end

示例2：多设备总线复用 #

wire [7:0] shared_bus;
reg [7:0] device1_data;
reg device1_en;
reg [7:0] device2_data;
reg device2_en;

// 设备1的总线驱动
assign shared_bus = device1_en ? device1_data : 8'bz;
// 设备2的总线驱动
assign shared_bus = device2_en ? device2_data : 8'bz;

initial begin
    // 先让设备1驱动总线
    device1_en = 1'b1;
    device2_en = 1'b0;
    device1_data = 8'hAA;
    #10 $display("设备1驱动总线: %h", shared_bus); // 输出AA
    
    // 切换到设备2驱动总线
    device1_en = 1'b0;
    device2_en = 1'b1;
    device2_data = 8'h55;
    #10 $display("设备2驱动总线: %h", shared_bus); // 输出55
end

核心区别总结 #

• x是状态未知：信号的电平无法确定是0还是1；
• z是驱动断开：信号没有被主动驱动，状态由外部电路决定。

内容的提问来源于stack exchange，提问作者verrrilog