VHDL仿真疑问：安全带报警逻辑及测试台代码相关问题

我设计了一套用于触发安全带未系报警的VHDL逻辑，核心处理代码如下：

process(key, belt) is
begin
alarm <='0';
if key ='1' then
    if Seconds > 4 and belt ='0' then
        alarm <='1';
    else
        alarm <='0';
    end if;
end if;
end process;

设计意图很明确：当驾驶员接通KEY（key='1'）后，若5秒内未系安全带（belt='0'），则触发报警（alarm='1'）。

我已经创建了对应的测试台文件，在里面硬编码了KEY与BELT的触发时机，代码片段如下：
proc...

现在我针对这段VHDL逻辑以及测试台相关的问题，寻求专业的技术支持。

内容的提问来源于stack exchange，提问作者Askar Zhanaliyev