内存地址对齐数据的用途是什么？32位机场景下的疑问

这个问题戳中了内存模型里一个很容易被忽略的点——乍一看硬件好像能“凑合”读不对齐的数据，但对齐背后全是性能和兼容性的核心考量，咱们一点点拆解：

1. 硬件总线的访问效率是根本原因 #

拿你说的32位机器举例：32位CPU的内存总线宽度是4字节，也就是说它一次只能精准读取4字节对齐的内存块（比如地址0-3、4-7这类边界整齐的块）。

如果你的int变量落在地址1，CPU要读这个4字节的int，得做两步冗余操作：

• 先读地址0-3的整块数据，从中抠出地址1-3的3个字节
• 再读地址4-7的整块数据，抠出地址4的1个字节
• 最后把这两部分拼起来才是完整的int值

这相当于把一次内存访问硬生生拆成两次，还多了字节拼接的额外开销，性能直接打对折。而如果int落在4字节对齐的地址（比如4），CPU一次就能读完，效率拉满。

2. 不是所有CPU都支持不对齐访问 #

有些CPU（比如早期的RISC架构、部分嵌入式处理器）是严格要求对齐的——如果你敢访问不对齐的地址，直接给你抛一个总线异常（比如x86里的SIGBUS），程序直接崩溃，根本没有“凑活读”的选项。

为了让代码能在不同架构的CPU上兼容运行，编译器会自动帮我们做内存对齐，从根源上避免这种致命问题。

3. 缓存命中率的隐性影响 #

现在的CPU都有多层缓存，缓存是以缓存行（通常是64字节）为单位加载的。如果一个不对齐的变量跨了两个缓存行，那读取它就会触发两次缓存加载，还可能导致缓存行无效化，进一步拖慢程序运行速度。

回到你说的char c+int i的例子：编译器在char c后面填充3字节，就是为了让后面的int i刚好落在4字节对齐的地址上，完美适配总线和缓存的访问规则，既保证性能，又避免兼容性坑。

内容的提问来源于stack exchange，提问作者user7110415