在可移植VHDL中利用厂商特定原语的条件编译机制问询

当然可以！VHDL里有和C/C++ #ifdef类似的条件编译机制，完全能帮你在保持代码可移植性的同时，针对Xilinx或Intel/Altera这类厂商平台调用特定原语（比如乘法器）。结合GHDL开发的话，主要靠这几种方式实现：

1. 利用厂商工具预定义的编译常量 #

几乎所有主流FPGA综合工具（包括Xilinx Vivado/ISE、Intel Quartus）都会在编译时自动定义厂商专属的常量，比如：

• Xilinx工具会自动定义XILINX布尔常量
• Intel/Altera工具会自动定义ALTERA（部分新版本也支持INTEL）布尔常量

你可以直接在**生成语句（Generate Statement）**里用这些常量来分支代码，实现类似#ifdef的效果。比如一个可移植乘法器的示例：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity portable_multiplier is
    port(
        a : in  std_logic_vector(7 downto 0);
        b : in  std_logic_vector(7 downto 0);
        p : out std_logic_vector(15 downto 0)
    );
end portable_multiplier;

architecture rtl of portable_multiplier is
begin
    -- Xilinx平台：调用Xilinx专属乘法器原语
    xilinx_specific: if XILINX generate
        -- 引用Xilinx原语库
        library UNISIM;
        use UNISIM.VCOMPONENTS.ALL;
        
        MULT18X18S_inst : MULT18X18S
            port map(
                A  => a,
                B  => b,
                P  => p
            );
    end generate xilinx_specific;

    -- Intel/Altera平台：调用Altera LPM乘法器原语
    altera_specific: if ALTERA generate
        -- 引用Altera LPM库
        library lpm;
        use lpm.lpm_components.all;
        
        lpm_mult_inst : lpm_mult
            generic map(
                lpm_widtha => 8,
                lpm_widthb => 8,
                lpm_widthp => 16,
                lpm_representation => "UNSIGNED"
            )
            port map(
                dataa  => a,
                datab  => b,
                result => p
            );
    end generate altera_specific;

    -- 默认/通用情况：用标准VHDL实现，保证GHDL仿真或其他平台可运行
    generic_implementation: if not (XILINX or ALTERA) generate
        p <= std_logic_vector(unsigned(a) * unsigned(b));
    end generate generic_implementation;
end rtl;

在GHDL里测试不同平台的话，只要通过命令行参数手动定义这些常量即可，比如：

• 模拟Xilinx平台编译：ghdl -a -DXILINX portable_multiplier.vhd
• 模拟Altera平台编译：ghdl -a -DALTERA portable_multiplier.vhd
• 默认通用编译：直接ghdl -a portable_multiplier.vhd

2. 自定义编译常量（更灵活可控） #

如果厂商工具的预定义常量不符合你的需求，或者你想自己控制分支逻辑，可以自定义编译常量，通过编译命令行传递参数来触发不同代码分支。

比如我们自定义USE_XILINX_PRIMITIVES和USE_ALTERA_PRIMITIVES两个常量：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity portable_multiplier is
    port(
        a : in  std_logic_vector(7 downto 0);
        b : in  std_logic_vector(7 downto 0);
        p : out std_logic_vector(15 downto 0)
    );
end portable_multiplier;

architecture rtl of portable_multiplier is
    -- 根据编译参数转换为布尔常量，方便判断
    constant USE_XILINX : boolean := (USE_XILINX_PRIMITIVES = 1);
    constant USE_ALTERA : boolean := (USE_ALTERA_PRIMITIVES = 1);
begin
    xilinx_specific: if USE_XILINX generate
        -- Xilinx原语代码...
    end generate xilinx_specific;

    altera_specific: if USE_ALTERA generate
        -- Altera原语代码...
    end generate altera_specific;

    generic_implementation: if not (USE_XILINX or USE_ALTERA) generate
        -- 通用VHDL代码...
    end generate generic_implementation;
end rtl;

编译时通过GHDL的-D参数传递常量值：

• 启用Xilinx原语：ghdl -a -DUSE_XILINX_PRIMITIVES=1 portable_multiplier.vhd
• 启用Altera原语：ghdl -a -DUSE_ALTERA_PRIMITIVES=1 portable_multiplier.vhd

3. 实用注意事项 #

• 库引用的条件性：像Xilinx的UNISIM或Altera的lpm库，建议放在对应的generate块内部，避免在通用编译时引入不必要的厂商库，保证代码可移植性。
• VHDL版本兼容性：if generate是VHDL-2008引入的特性，如果你需要兼容旧版本工具，可以用case generate替代，不过现在大部分工具（包括GHDL）都支持VHDL-2008了，if generate更直观。
• GHDL仿真验证：在GHDL里测试不同分支时，记得用-D参数切换常量，确保每个分支的代码都能正常编译和仿真。

内容的提问来源于stack exchange，提问作者m-bitsnbites