Emacs Verilog缩进配置：verilog-cexp-indent设为4时如何排除module关键字

• verilog-cexp-indent是Verilog模式内置的缩进参数，设计上的覆盖范围包含两类语法块的缩进计算：一类是if-else、for、case这类C风格分支/循环块，另一类是module、function、task这类顶层定义块，没有提供单独排除某类关键字的原生开关。
• 把该参数设为4时连带影响module块缩进，属于参数的默认设计行为，无法通过单独修改这个参数实现排除逻辑。

优先选择内置参数拆分配置，不需要编写自定义逻辑，兼容性最强：

配置逻辑 #

你不需要把所有块的缩进都交给verilog-cexp-indent统一控制，Verilog模式本身提供了分块的缩进参数，只要单独给module类块指定独立的缩进值，就能天然把module块从verilog-cexp-indent的规则中剥离，同时保留分支、循环、case语句的4空格缩进需求。

完整参考配置 #

;; 保留单行if-else、for循环、case语句的4空格缩进需求
(setq verilog-cexp-indent 4)
;; 单独指定module块的缩进规则，以下数值可根据个人习惯调整
(setq verilog-indent-module-item 2) ; module内部端口、定义项的缩进值
(setq verilog-indent-declaration 2) ; module内变量、参数声明的缩进值
(setq verilog-indent-statement 2)   ; module内连续赋值、过程语句的缩进值

方案优势 #

• 完全不改动你原本需要的分支、循环、case的4空格缩进规则
• 所有配置都是Verilog模式原生参数，不会因为mode版本更新出现自定义逻辑失效的问题
• 从参数优先级层面实现了module关键字块的缩进排除，没有额外的适配成本

如果你的代码风格需要更灵活的缩进控制，可以通过给Verilog模式的缩进计算函数添加advice，在计算缩进时识别当前块是否属于module域，单独替换缩进值：

;; 保留基础缩进配置
(setq verilog-cexp-indent 4)

;; 自定义缩进过滤逻辑
(defun my-verilog-filter-cexp-indent (orig-calc-fun &rest args)
  "当计算到module类块的缩进时，跳过cexp参数的统一规则"
  (let ((original-indent (apply orig-calc-fun args)))
    (save-excursion
      ;; 定位当前缩进位置所属的块起始位置
      (when (verilog-pos-at-indentation-context)
        (goto-char (verilog-get-indentation-context-start))
        (downcase-word 1)
        ;; 如果块起始为module/macromodule/primitive类块，替换为指定缩进值
        (if (looking-at "\\<\\(module\\|macromodule\\|primitive\\)\\>")
            2 ; 此处替换为你需要的module块缩进值
          original-indent)))))

;; 将自定义逻辑挂载到缩进计算流程
(advice-add 'verilog-calculate-indentation :around #'my-verilog-filter-cexp-indent)

注意：配置修改完成后，需要在打开的Verilog文件中执行M-x normal-mode重新加载模式配置，才能让修改正式生效。

内容的提问来源于stack exchange，提问作者user1592784