为何endianess对单字节无影响？其作用层级与CPU寄存器结构是怎样的？

首先要理清一个最容易混淆的本质：端序从来不是二进制位层面的翻转规则，它的处理对象仅为多字节值在内存中的逐字节排列顺序，自始至终都不会介入单个字节内部的二进制位排序。

为什么端序规则在单字节层级就停止生效？ #

• 现代计算机的内存架构以字节为最小可寻址单元：硬件层面无法通过地址直接定位、读写单个二进制位，所有内存读写操作的最小粒度就是8位组成的单字节。
• 既然硬件层面的最小存储、读写单位是字节，端序的设计目的就只是解决“多字节数据拆成若干个单字节后，按什么顺序排进相邻内存地址”的问题，根本没有理由、也没有硬件支撑去对单个字节内部的bit顺序做调整。
• 你举例的把0xA1对应的二进制10100001翻转成01011110（也就是0x5E）的操作，属于完全独立的“位反转（bit reversal）”操作，和端序没有任何关联。这类操作一般只出现在特定场景（比如通信编解码、图像像素格式转换），需要通过专门的指令或者移位逻辑手动实现，从来不会被CPU的端序机制自动触发。

32位CPU的寄存器是4个8位寄存器拼接构成的吗？ #

• 并非如此。32位通用寄存器本身是一整个独立的32位宽硬件存储单元，不是由4个可拆分、可独立排序的8位小寄存器拼接而成。
• 端序的差异，恰恰只发生在这个整宽寄存器和按字节寻址的内存交互的环节：
  • 当CPU要把寄存器中存储的32位值（比如0xA1A2A3A4）写入内存时，需要决定哪个字节放在最低的内存地址：
    • 大端模式：把32位值的最高有效字节（0xA1）存在最低地址，后续字节依次按值的顺序往高地址排列，内存从低到高的存储序列为0xA1, 0xA2, 0xA3, 0xA4
    • 小端模式：把32位值的最低有效字节（0xA4）存在最低地址，后续字节依次按值的逆序往高地址排列，内存从低到高的存储序列为0xA4, 0xA3, 0xA2, 0xA1
• 这里要特别强调：寄存器内部存储的整数值是完全没有端序概念的。不管是大端还是小端架构，同一个32位值被加载进寄存器后，CPU在寄存器层面做运算时，看到的二进制位顺序是统一规范的：最高位对应寄存器的bit31，最低位对应bit0，从来不会在单字节内部翻转bit顺序。

为什么操作单个8位字节时，端序不会产生任何影响？ #

• 端序本质是多对象的排序规则——当数据只有1个字节时，根本不存在“多个字节之间谁在前、谁在后”的排序需求，自然就不会有端序带来的差异。
• 不管是大端还是小端机器，只要你往内存中写入一个单字节值0xA1，后续从同一个内存地址读出来的结果永远是0xA1——因为这个值没有拆分出多个需要排序的字节单元，端序机制完全没有介入的空间。

补充易混淆点：部分串行通信外设（比如UART、SPI）会定义逐位传输时先发最高有效位还是最低有效位，这属于外设层面的串行传输约定，和CPU定义内存存储顺序的端序机制完全是两套独立的规则，不要和内存端序的概念混淆。

内容的提问来源于stack exchange，提问作者allthewayaround