寻求non-cacheable memory术语的清晰专业解释

核心定义 #

• 不可缓存内存是存储体系中由硬件（CPU内存管理单元、外设地址译码逻辑）预先标记访问属性的特殊内存区域，所有针对该区域的读写操作将直接访问对应的物理硬件实体，不会经过CPU各级缓存（L1/L2/L3）做暂存、预取、读写合并操作，和常规可缓存内存的访存路径有本质区别。

典型使用场景 #

• 外设寄存器映射区域：CPU访问外设的控制、状态寄存器时，必须使用不可缓存属性——如果允许缓存暂存内容，CPU写入的控制指令会滞留在缓存中，无法实时发送给外设；读取到的状态值也可能是缓存里的历史旧值，和外设实际运行状态脱节，会直接导致外设工作异常。
• 无硬件一致性支持的跨核共享内存：在没有实现缓存一致性协议的多核平台上，用于核间直接同步的内存区域必须设为不可缓存，避免每个核心的本地缓存保存独立数据副本，导致不同核心读取到的值不一致、出现同步逻辑错乱。
• 无硬件DMA一致性支持的缓冲区：在早期没有IOMMU或缓存一致性互连的平台上，用于和外设做DMA传输的内存区域需要标记为不可缓存，避免CPU和外设分别读写缓存副本、物理内存的不同位置导致数据损坏。

关键特性 #

• 访存开销高：因为完全绕过缓存的高速访存路径，不可缓存内存的读写延迟是同物理位置可缓存内存的几十到上百倍，因此绝不会被用来存储普通程序的运算数据。
• 访问约束严格：多数硬件架构下，对不可缓存内存的读写必须满足严格的地址对齐要求，非对齐访问轻则触发访存异常，重则返回错误数据——没有了缓存层的地址修正、合并逻辑，硬件会直接处理无优化的访存请求。
• 无隐式优化行为：和同属低缓存影响的写合并属性内存不同，不可缓存内存不会对多次连续写操作做打包批量传输，也不会对读操作做预取，每一次访存请求都会独立落到目标硬件上。

内容的提问来源于stack exchange，提问作者pauk