如何使用hyperbus驱动文件实现Traveo II Body评估板与HyperRAM通信

1. 基础配置步骤 #

• 首先配置HyperBus接口时钟：Traveo II的HyperBus模块时钟源通常配为80MHz，需要在系统时钟树配置中开启CLK_HBUS分支，可通过Cy_SysClk_HyperBusEnable()接口完成配置
• 配置IO引脚：将对应HyperBus的CK、CS#、RWDS、DQ[7:0]引脚复用为HyperBus功能，注意开启高速IO的压摆率配置
• HyperRAM寄存器初始化：要先发送寄存器写指令配置HyperRAM的读写等待周期、突发长度等参数，对应S27KL0641的配置寄存器0的地址为0x0000，可设置等待周期为5个时钟周期（匹配80MHz时钟速率）

2. 基础读写示例代码 #

#include "cy_pdl.h"
#include "cyhal.h"
#include "cybsp.h"

/* HyperRAM 配置参数定义 */
#define HYPERRAM_BASE_ADDR 0x60000000UL
#define HYPERRAM_SIZE      (8UL * 1024UL * 1024UL) /* 64Mb对应8MB */
#define HBUS_INSTANCE      HBUS0

/* HyperBus配置结构体 */
cy_stc_hbus_config_t hbusConfig = {
    .deviceType = CY_HBUS_DEVICE_HYPERRAM,
    .readWaitCycle = 5U,
    .writeWaitCycle = 5U,
    .burstLength = CY_HBUS_BURST_LENGTH_128_BYTES,
    .csHoldTime = 1U,
    .csSetupTime = 1U,
};

/* HyperRAM初始化函数 */
cy_rslt_t hyperram_init(void)
{
    cy_rslt_t result;
    
    /* 初始化HyperBus模块 */
    result = Cy_HBus_Init(HBUS_INSTANCE, &hbusConfig, NULL);
    if (result != CY_RSLT_SUCCESS) {
        return result;
    }
    
    /* 使能HyperBus XIP模式，可直接通过地址指针访问HyperRAM */
    Cy_HBus_EnableXipMode(HBUS_INSTANCE, CY_HBUS_XIP_MODE_READ_WRITE);
    
    return CY_RSLT_SUCCESS;
}

/* 测试读写示例 */
void hyperram_test(void)
{
    uint32_t testAddr = HYPERRAM_BASE_ADDR + 0x1000;
    uint32_t writeData = 0x12345678;
    uint32_t readData = 0;
    
    /* 直接写入 */
    *(volatile uint32_t *)testAddr = writeData;
    /* 读取验证 */
    readData = *(volatile uint32_t *)testAddr;
    
    if (readData == writeData) {
        /* 读写成功 */
        CY_ASSERT(0 == 0);
    } else {
        /* 读写失败 */
        CY_ASSERT(0 == 1);
    }
}

3. 注意事项 #

• 调试时可先关闭XIP模式，用间接访问接口Cy_HBus_Read()/Cy_HBus_Write()验证时序正确性，再开启XIP模式
• 如果出现读写校验失败，可适当增加读写等待周期的配置值，确认是否是时序不匹配的问题
• 若使用RTOS，需要在HyperBus访问期间关闭对应中断，避免访问过程被打断导致时序错误

内容的提问来源于stack exchange，提问作者Dimpu10