ARM Cortex M7内核SoC配置MPU将DDR设为缓存内存触发硬件冻结问题咨询

1. MPU属性限制说明 #

你在ARMv7-M架构手册看到的「声明的缓存类型只能降级，不能升级」不是运行时连续配置的限制，是针对地址段固有默认属性的绝对限制：
ARMv7-M架构规定，所有地址段都有由SoC硬件实现定义的默认内存属性，MPU配置的属性只能比默认属性更严格（降级），不能更宽松（升级）。如果默认属性为不可缓存，你强制通过MPU配置为可缓存，会触发硬件未定义行为，这就是你芯片冻结的核心原因。
你遇到的无需主动访问DDR就触发bug的现象，是Cortex-M7内核的指令预取器、数据投机访问机制导致的：开了缓存属性后，内核会自动预取DDR地址段的内容做缓存预热，哪怕没有主动访问指令也会触发硬件错误，甚至会打断调试器的JTAG/SWD连接。

2. DDR配置为设备空间的风险 #

如果芯片手册明确标注DDR为普通内存，临时配置为设备空间不会触发硬件级错误，但存在以下功能限制：

• 设备空间不支持不对齐访问，所有对DDR地址的不对齐读写都会直接触发HardFault
• 设备空间默认禁止指令预取，无法在DDR上执行代码
• 所有访问严格按序执行，除了速度变慢之外，还可能破坏依赖内存访问重排的代码逻辑
  如果你的DDR仅用作对齐数据存储，且不跑代码，该配置可以作为临时规避方案使用。

3. 配置参数验证 #

你触发bug的RASR值0x03020039对应的内存属性为：普通内存、WT写透缓存、可读可写、允许用户态访问，属于比默认非缓存属性更宽松的升级配置，完全符合上述限制触发条件。默认的0x13010039、0x13100039均为非缓存普通内存，符合硬件默认属性要求。

4. 修复建议 #

• 查阅你所用SoC的官方硬件编程手册，找到DDR地址段对应的默认允许属性表，禁止配置超出硬件允许范围的缓存属性
• 若确实需要开启DDR缓存，先确认DDR控制器是否有独立的缓存使能、相干性控制开关，需先完成DDR控制器侧的配置，再修改MPU属性
• 调试阶段可先关闭内核的指令预取、数据投机访问功能，验证是否为预取访问触发的硬件错误

内容的提问来源于stack exchange，提问作者calandoa