函数拆分对运行时间的影响：Cortex-M4移植的DSP代码需合并函数吗

工程师的说法是否合理 #

该说法部分合理，但存在严格的适用前提，并非所有场景下都成立：

• 合理的场景：Cortex-M4属于顺序执行的微控制器，无复杂乱序执行和分支预测逻辑，函数调用本身存在固定开销：每次调用需要压栈保存返回地址、通用寄存器上下文，返回时再出栈恢复，开销通常在10~30个CPU周期左右。如果待合并的都是执行周期极短的DSP小函数（比如单次运算仅几十周期的定点缩放、单抽头乘加、位操作等），函数调用开销占比可能达到10%甚至更高，合并后可以直接消除这部分开销。此外函数合并后编译器可以执行更激进的跨逻辑优化：比如全局寄存器分配、指令重排、常数折叠，甚至将相邻同类运算合并为Cortex-M4支持的SIMD DSP指令，确实能有效降低运行时间。
• 不成立的场景：如果单个函数本身属于计算密集型，执行周期超过1000个时钟，函数调用开销占比不到3%，完全可以忽略；或者合并后函数体过大超出目标芯片的指令缓存容量，会导致缓存命中率下降，反而会劣化运行性能。同时合并函数必然会损失代码的模块化、可测试性，后续维护和修改的成本会大幅上升。

若确认优化合理可查阅的资料 #

• ARM官方发布的Cortex-M4处理器编程指南、架构参考手册，其中明确标注了函数调用开销、指令流水线规则、DSP扩展指令优化建议等内容
• 所用编译器（Arm Compiler、GCC for Arm等）的官方优化文档，可查询函数内联、全程序优化（LTO）、跨模块优化的生效规则
• 开源嵌入式DSP项目的优化实践说明，比如CMSIS-DSP库的实现文档，会提到模块化和性能之间的平衡方案

无需实测运行时间即可证伪该观点的方法 #

只要满足以下任意一条，无需测速即可判定合并函数不会带来有效收益，甚至会劣化性能：

• 所有待合并函数的单次平均执行周期超过1000个CPU时钟：此时函数调用开销占比不到3%，属于可忽略的优化范畴，收益远抵不上可维护性损失
• 待合并的函数之间无共享常数、输入变量，也没有可合并的重复运算：编译器无法通过合并获得跨函数优化的额外收益，唯一的收益只有消除极低的调用开销，没有实际优化价值
• 合并后的函数总指令大小超过目标Cortex-M4芯片的指令缓存容量：会直接导致指令缓存命中率下降，单次缓存失效需要等待几十至上百个总线周期，性能必然劣化
• 你可以直接给现有拆分的函数添加static inline关键字，让编译器在编译阶段根据优化等级、调用场景自动决定是否内联展开：既保留了代码的模块化拆分、可测试性，又能自动消除函数调用开销，完全不需要手动合并函数

内容的提问来源于stack exchange，提问作者Gideon Kogan