为什么VFP寄存器组的S0-S31视图仅能访问一半寄存器？

我正在针对Cortex-A7架构优化一个简单的L2距离计算程序，最初我选择了如下方式展开计算循环：

void l2_naive_f32(float *mat, uint32_t m, uint32_t n, float *vec, float *dst) {
    for (size_t i = 0; i < m; i++) {
      float res0 = 0;
      float res1 = 0;
      for (size_t j = 0; j < n; j+=2) {
        float t0 = mat[i * n + j] - vec[j];
        float t1 = mat[i * n + j + 1] - vec[j + 1];
        
        t0 *= t0;
        t1 *= t1;

        res0 += t0;
        res1 += t1;
      }
      dst[i] = res0 + res1;
  }
}

我观察到在目标Cortex-A7 CPU上，循环展开8次即可达到性能峰值，展开16次则会出现大量寄存器溢出。
我在Arm v7参考手册中了解到，尽管VFP寄存器组包含32个64位双字寄存器，但当将其视作32个32位单字寄存器S0~S31时，仅能访问寄存器组的一半容量。

手册仅给出了该事实的相关说明，我想了解该设计的背后原因：为什么VFP的S0~S31寄存器视图仅能访问一半的寄存器组？

• 向后兼容性约束：Armv6及更早版本的VFP浮点单元仅配备16个64位双字寄存器，刚好对应32个32位单精度S寄存器。Armv7架构在扩展寄存器组到32个64位双字寄存器时，为了兼容旧的二进制程序、编译器逻辑和上层代码，保留了S0~S31视图的原有映射规则，旧的单精度浮点代码不需要任何修改就能在Armv7平台正常运行。
• 指令编码空间限制：传统VFP单精度指令的编码格式中，仅预留了5个比特位作为S寄存器的寻址字段，5个比特最多只能编码32个不同的寄存器地址，刚好对应S0~S31的范围，没有多余的编码空间来寻址更高地址的单精度寄存器。如果需要访问完整寄存器组的32位单精度数据，需要使用NEON扩展指令，通过D寄存器或Q寄存器视图拆分访问。
• 低功耗架构折中：Cortex-A7属于面向低功耗场景的中端核心，硬件实现上需要平衡功能、面积和功耗。如果要给S寄存器视图扩展寻址能力，需要修改指令译码逻辑、增加寄存器重命名的复杂度，会额外提升核心的功耗和成本。保留原有S寄存器视图的限制，同时通过NEON寄存器视图提供全寄存器组的访问能力，是兼顾扩展性和低功耗需求的合理选择。

内容的提问来源于stack exchange，提问作者user8510613