基于Intel®64和IA-32架构手册，处理器“提示(hint)”准确定义是什么？

首先明确核心定义：在《Intel®64和IA-32架构软件开发手册》的语境下，处理器“提示”是软件向处理器传递的非强制性优化建议。处理器会根据当前硬件负载、缓存状态等实际情况，自主决定是否遵循这些建议——哪怕忽略提示，程序的正确性也不会受到影响，提示的唯一目的是帮助处理器更高效地执行代码。

接下来针对你的具体疑问逐一解答：

1. 临时(temporal)提示是否会写入缓存行？ #

是的。根据手册10.4.6.1节对非临时提示的定义：

非临时提示指示处理器将数据存储到内存，而非写入缓存层级

反过来，临时提示就是处理器的默认行为逻辑：它指示处理器将数据写入缓存行，并尽可能将这些数据保留在缓存层级中。这是因为临时数据的设计预期是程序后续会频繁访问，缓存能够大幅降低内存访问延迟，提升执行效率。比如普通的MOV加载/存储指令，默认就带有临时提示，处理器会自动把数据放到L1/L2/L3缓存中。

2. 处理器提示是否仅与缓存行相关？ #

当然不是。虽然缓存管理类的提示是最常见的，但处理器提示的覆盖范围还包括事务同步、执行模式优化等其他场景：

• 缓存相关提示：比如你提到的PREFETCHWT1的T1提示（预取数据并标记为待写入，缓存层级处理）、SSE4的流提示（优化WC类型不可缓存内存的读取吞吐量）、MOVNTDQA的非临时提示（绕过缓存或写入后不保留在缓存）、AVX-512的T0/T1预取提示（控制预取数据到L1或L2缓存），这些都是针对缓存行的管理建议。
• 非缓存相关提示：最典型的就是Transactional Synchronization Extensions(TSX)中的XACQUIRE和XRELEASE前缀提示——它们是向处理器传递事务性执行的同步建议，XACQUIRE提示处理器准备启动事务并获取锁，XRELEASE提示处理器提交事务并释放锁，这类提示完全和缓存行管理无关，是针对事务同步的优化。

另外，维基百科提到的“预准备、丢弃或逐出缓存行”只是缓存相关提示的作用，不能覆盖所有处理器提示的场景。

内容的提问来源于stack exchange，提问作者Robert Houghton