Zynq-7000平台实现不刷写内容的指定数据缓存区域失效方案咨询

方案1：直接使用对齐内存分配接口（最推荐） #

不用手动分配后裁剪对齐，Zynq的Standalone BSP原生支持标准posix_memalign函数，可以直接分配满足缓存行对齐要求的内存：

#include <stdlib.h>
#define CACHE_LINE_SIZE 32
// 先将需要的缓冲区大小向上对齐到缓存行整数倍
u32 alignedBufSize = (REQ_BUF_SIZE + CACHE_LINE_SIZE - 1) & ~(CACHE_LINE_SIZE - 1);
void *dmaBuf;
// 分配32字节对齐的内存
int ret = posix_memalign(&dmaBuf, CACHE_LINE_SIZE, alignedBufSize);

该方式分配的内存起始地址天然32字节对齐，长度也为缓存行整数倍，直接调用Xil_DCacheInvalidateRange(dmaBuf, alignedBufSize)不会触发多余的缓存刷新操作，也不会影响相邻内存的缓存，释放时直接调用free(dmaBuf)即可，无需额外保存原始分配地址，比手动裁剪的方案更规范，也避免了内存泄漏风险。

方案2：直接调用单缓存行失效接口 #

如果你确定需要操作的内存范围内所有缓存行都仅由DMA写入、CPU不会修改其中的内容，可以直接调用底层的单缓存行失效函数，跳过Xil_DCacheInvalidateRange的自动刷新逻辑：

#include "xil_cache.h"
void invalidate_dma_range(INTPTR adr, u32 len) {
    INTPTR start = adr & ~(CACHE_LINE_SIZE - 1);
    INTPTR end = (adr + len + CACHE_LINE_SIZE - 1) & ~(CACHE_LINE_SIZE - 1);
    for (INTPTR ptr = start; ptr < end; ptr += CACHE_LINE_SIZE) {
        // 该函数仅失效指定缓存行，不会执行前置刷新操作
        Xil_DCacheInvalidateLine(ptr);
    }
}

注意该方案必须严格保证你操作的缓存行内不存在任何CPU会写入的变量，否则会导致CPU的修改丢失。

方案3：将DMA缓冲区配置为非缓存属性（适合低速外设场景） #

对于UART这类传输速率不高的外设，完全可以将DMA缓冲区的内存属性配置为非缓存，一劳永逸省去缓存维护的操作：

#include "xil_mmu.h"
// 配置缓冲区所在地址段为非缓存普通内存，0x1000为Zynq默认4KB页大小
Xil_SetTlbAttributes((INTPTR)dmaBuf & ~0xFFF, NORM_NONCACHE);

配置后CPU读写该段内存直接访问主存，DMA写入的数据CPU可以直接读取，不需要任何缓存失效、刷新操作，也不存在缓存对齐相关的问题，性能损失对于低速外设可以忽略。

方案4：链接脚本预留专用DMA内存段 #

如果你的项目中DMA缓冲区大小固定，可以直接修改链接脚本，预留一段固定地址的内存区域，标记为非缓存属性，编译时直接将DMA缓冲区分配到该段，完全不需要动态分配和缓存维护，稳定性最高，适合量产项目使用。

内容的提问来源于stack exchange，提问作者Caglayan Dokme