RISC-V在QEMU6.1下切换supervisor模式执行mret触发非法指令异常

问题根因 #

该问题由QEMU 6.0+版本对RISC-V特权态合法性检查收紧导致，常见触发原因有两个：

• QEMU 6.x开始默认的通用rv64 CPU配置不再默认开启S模式支持，5.0及更早版本默认开启S模式，因此升级后原有代码无法正常运行
• 直接全量覆盖mstatus寄存器的操作不符合规范，可能破坏其他位的合法默认配置，引发隐性问题

修复方案 #

按优先级依次执行以下操作：

1. 调整QEMU启动参数，显式开启S模式支持，在启动命令中添加CPU配置项：
   -cpu rv64gc,x-s=true,x-u=true
   如果需要使用特定硬件配置，也可直接指定原生支持S模式的CPU型号，例如-cpu sifive-u54。

2. 调整mstatus寄存器的写入逻辑，先读取当前值再修改MPP位，避免破坏其他合法配置：

csrr t0, mstatus
li t1, 0x1800 # MSTATUS_MPP_MASK 对应位11、12
and t0, t0, t1
li t1, 0x0800 # MSTATUS_MPP_S 对应值0b01
or t0, t0, t1
csrw mstatus, t0

原有写法直接将mstatus其他位全部清零，虽然不是当前问题的直接诱因，但可能引发后续中断、权限相关的异常。

3. 若上述操作未解决问题，检查编译参数，确认指定的指令集包含特权态扩展：
   -march=rv64gc -mabi=lp64d -mcmodel=medany

补充说明：仅验证mstatus.mpp可读写只能证明寄存器对应位物理存在，不能证明CPU实际支持S模式特权级。QEMU 6.x对目标特权级的合法性校验是在mret执行阶段触发的，因此写入寄存器时不会报错，执行mret才会触发非法指令异常。

内容的提问来源于stack exchange，提问作者ajxs