ModelSim仿真Verilog全加器测试平台无波形输出问题求助

问题排查及解决方法 #

你提供的全加器代码和测试平台逻辑完全正确，仿真功能本身可正常运行，可先查看ModelSim的Transcript窗口确认$monitor是否打印了信号数值，有打印说明仿真逻辑无问题，无波形属于软件操作类问题，可按以下顺序排查：

• 检查顶层模块选择是否正确
  启动仿真时必须选择fulladder_testbench作为顶层模块，若误选fulladder为顶层，测试激励不会运行，自然不会有波形输出。
• 检查编译流程是否正确
  若Transcript窗口无$monitor打印输出，先确认编译顺序：先编译fulladder.v再编译fulladder_testbench.v，确保两个文件编译无报错后再启动仿真。
• 检查观测信号是否正确添加
  仿真启动后，在左侧Simulation面板中展开fulladder_testbench实例，选中所有需要观测的信号（A、B、Cin、carry、sum），右键选择「Add to Wave」，将信号添加到波形窗口。
• 检查仿真是否运行了足够时长
  添加信号后之前的仿真数据不会自动同步，需要在Transcript窗口执行命令run 40ns（你的测试平台总运行时长为40ns），或点击工具栏的运行按钮跑完所有测试用例。
• 检查波形缩放是否正常
  运行完仿真后点击波形窗口工具栏的「Zoom Full」按钮（放大镜+全窗口图标），即可展示全时间区间的波形，避免因缩放比例问题看不到信号变化。

内容的提问来源于stack exchange，提问作者tadm123