FPGA不使用逻辑门时如何确定LUT的存储内容？

你问题中提到的“FPGA获知LUT真值表内容”的过程并不发生在FPGA运行阶段，全程由PC端的FPGA EDA开发工具完成，FPGA本身只需要存储工具预生成的配置值，不需要调用内部逻辑门做任何推导运算，具体流程如下：

• 功能解析阶段
  开发工具首先解析用户输入的硬件描述代码或原理图设计，识别出需要实现的逻辑为Y = A & B & C & D（四变量与运算），确认该逻辑共4个输入、1个输出，可通过1片4输入LUT实现。
• 真值表计算阶段
  4输入LUT共有2⁴=16个存储位，对应所有输入组合的输出结果，工具会遍历所有16种输入取值组合计算输出：

  仅当A、B、C、D四个输入同时为高电平时，输出Y为1，其余15种输入组合下Y均为0
  最终得到的16位LUT存储序列为15个0加1个1，完全对应四输入与的真值表输出。

• 资源映射阶段
  开发工具根据目标FPGA芯片的物理资源布局，把计算得到的16位存储值绑定到指定物理LUT的存储单元中，四个输入A/B/C/D会直接作为LUT的地址选择线，输入变化时会直接选中对应存储单元输出电平，不需要经过任何逻辑门运算。
• 烧写配置阶段
  所有逻辑的LUT配置值会和IO配置、布线规则等信息整合生成最终的烧录比特流，用户把比特流写入FPGA的配置存储单元后，上电时FPGA会自动把对应值加载到LUT中，直接实现四输入与的功能。

内容的提问来源于stack exchange，提问作者Jamshed