ARM架构下内存映射文件写入多进程可见性是否与x86一致？

首先明确结论：不需要每次写入都强制调用同步fsync，但确实需要比x86平台多做一层写入顺序的保障操作，具体逻辑如下：

• 先澄清常见认知误区：x86的总存储序（TSO）内存模型本身只保证CPU核心的写入操作按执行顺序对其他核心、CPU缓存可见，并不直接保证写入持久化到块设备的顺序。你观察到的“x86下mmap写入顺序和持久化顺序一致”的特性，实际是x86平台主流操作系统的页缓存回写逻辑恰好匹配了TSO的顺序，属于平台组合带来的便利，不是硬件内存模型直接提供的持久化保证。
• ARM平台采用弱内存序模型，CPU核心的写入操作本身就可能乱序抵达内存、页缓存，哪怕操作系统的页回写逻辑和x86完全一致，也会出现持久化内容的顺序和程序执行的写入顺序不一致的问题，确实会导致你提到的“日志随机损坏”风险，比如出现日志头标记为有效但内容还没写入的情况。
• 针对这个问题不需要每次写入都调用性能开销极高的同步fsync，可以根据场景选择更轻量的方案：
  • 仅需要保证写入顺序一致、不需要立即落地到持久化设备的场景：在关键写入顺序点（比如写完日志内容后再写有效标记前）插入ARM架构的内存屏障指令，或者调用msync(MS_ASYNC)对指定范围的页发起异步刷入，就能保证写入顺序符合业务预期，性能损失远小于全量同步刷。
  • 需要保证某笔写入100%落地到持久化设备的场景：不管是x86还是ARM都需要调用fsync或者msync(MS_SYNC)，这一点两类架构没有差异。
• 你提到的并发读进程访问同一块mmap的场景，读侧不需要做额外适配，只要写侧按上述规则做好写入顺序保障，读进程就能看到和持久化顺序一致的内容，不会读到乱序的中间状态数据。

内容的提问来源于stack exchange，提问作者wizzard0