实现条件寄存器清零的两种MIPS指令序列哪种性能更优？

问题1：你的实现思路是否正确 #

你的实现逻辑完全正确，功能和C代码完全等价：

• 当a <= b时，slt $t0,$s1,$s0判断$s1 < $s0不成立，$t0 = 0
  • 第一条mul指令会把$s0乘以0，完成a = 0的逻辑
  • 后续xori把$t0翻转为1，第二条mul指令让$s1乘以1保持原值，符合if分支要求
• 当a > b时，slt得到$t0 = 1
  • 第一条mul让$s0保持原值
  • xori翻转后$t0 = 0，第二条mul把$s1清零，符合else分支要求

问题2：教授的说法是否成立 #

教授的说法完全成立，原因如下：

• 经典MIPS架构中，硬件乘法器的实现复杂度远高于普通ALU指令，mul指令普遍需要3~10个时钟周期才能完成，部分低功耗嵌入式MIPS甚至没有硬件乘法器，需要用软件模拟乘法，开销会进一步放大到几十甚至上百个周期
• 带分支的版本所有指令都是单周期ALU指令：如果分支预测成功，总开销只有4个单周期；就算分支预测失败，经典五级MIPS流水线的分支惩罚也只有2~3个周期，整体开销远低于你用了两条mul的无分支版本
• 补充：如果要优化无分支版本，可以把mul替换为掩码运算，比如通过移位把$t0的0/1转换为全0/全1的掩码，再用and指令完成清零操作，所有指令都是单周期，性能会优于分支版本，但你的原始实现因为用了mul，性能确实不如分支版本

内容的提问来源于stack exchange，提问作者user3670473