Rocket Chip仿真多线程程序时增加核心数CPI升高的原因问询

• 缓存一致性协议开销：Rocket Chip默认使用TileLink总线实现MESI缓存一致性，4核场景下每个核心的L1缓存都需要持续监听总线的一致性请求，触发缓存行失效、写回、状态转换等额外操作。这些操作在单核场景下完全不存在，会额外占用大量时钟周期，直接拉高全局CPI。
• 共享资源带宽竞争：你使用的默认BaseConfig中，共享L2缓存、内存控制器、系统总线的带宽和队列深度都是适配单核场景的默认参数。4个核心同时活跃时，L2缓存命中率下降、内存请求排队等待、总线阻塞的概率大幅提升，内存访问延迟显著升高，直接体现在CPI上涨。
• 多线程同步开销：多线程测试程序必然存在线程同步操作（互斥锁、屏障、原子指令等），4核场景下锁冲突、同步等待的概率远高于单核场景，核心等待同步的空转周期也会被计入CPI，拉高整体数值。
• 缓存容量挤压：4个核心各自的私有L1缓存无法共享容量，相同数据集下每个核心分到的工作集如果超过单个L1缓存容量，会导致L1命中率下降；而单核场景下整个数据集都可以被单个核心的L1缓存容纳，命中率更高，CPI更低。

你增大数据量的操作无法缓解上述底层架构层面的开销，反而会进一步放大缓存压力和带宽竞争，因此测试结果不会出现明显改善。如果要优化多核CPI，可以尝试调整配置增加L2缓存容量、提升TileLink总线队列深度和带宽、搭配高并发内存控制器参数。

内容的提问来源于stack exchange，提问作者Nico