QSPI协议中DDR模式相比SDR模式的优势有哪些？

两种模式的带宽上限是否一致？ #

不一致，你观察到的同一款器件SDR QuadRead和DDR QuadRead最大读取速率一致，是器件物理上限限制的结果，不是两种模式的固有特性：

• 纯理论计算：相同SCK频率下，4线QSPI的SDR模式带宽为 SCK频率 × 4bit，DDR模式因为每个时钟周期双沿传输，带宽为 SCK频率 × 8bit，DDR理论带宽是同频SDR的2倍。
• 量产器件的限制：你用到的器件IO口最高翻转速率是固定的，比如IO支持的最大单端速率为200Mbps，那么DDR模式下SCK最高只能跑到100MHz（每个时钟周期IO翻转2次，对应200Mbps速率），SDR模式下SCK可以跑到200MHz，算出来两种模式的总带宽都是800Mbps，刚好相等。如果换用IO速率更高的器件，DDR的带宽优势就会体现出来。

DDR模式和SDR模式除了指令阶段速率差异外还有哪些区别？ #

• 时序采样要求差异：SDR模式仅需要在SCK的单个边沿（通常为上升沿）采样数据，时序裕量更大；DDR模式需要在SCK的上升、下降沿都采样，对时钟与数据线的时序偏移要求高很多，STM32H7系列需要配置QSPI内置的延迟校准单元（DLYB）调整采样点，否则高频下极易出现读取错误。
• 小数据块有效吞吐量差异：几乎所有商用QSPI Flash的DDR模式下，指令阶段仅支持1线SDR传输，部分器件的地址阶段也仅支持1线SDR，只有数据阶段切换到4线DDR模式。如果你的应用场景以小块数据读取为主，指令/地址阶段的占比很高，DDR的实际有效吞吐量会远低于标称值，甚至不如同速率的SDR模式。
• PCB设计约束差异：DDR模式下IO翻转速率更高，要求4条数据线与SCK时钟线的走线长度差控制在500mil以内，避免边沿偏移导致采样失败；SDR模式的走线约束宽松很多，长度差不超过2000mil通常都能正常工作。
• 空周期（Dummy Cycle）配置差异：同总带宽下，DDR模式需要配置的Dummy Cycle数比SDR模式多2~4个，Flash内部需要额外的时间准备数据匹配双沿传输规则，具体数值需要参考对应器件的手册参数表。
• 功耗差异：同总带宽下，DDR模式的SCK频率更低，时钟相关的功耗会比SDR模式小30%左右，适合低功耗场景使用。

内容的提问来源于stack exchange，提问作者Guillaume Petitjean