vsim-3015告警排查：FIFO模块wrdata/rddata端口位宽与连接位宽不匹配

告警信息 #

Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (7) for port 'wrdata'. The port definition is at: design.sv(2).
Time: 0 ns Iteration: 0 Instance: /tb/DUT File: testbench.sv Line: 15

Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (7) for port 'rddata'. The port definition is at: design.sv(2).
Time: 0 ns Iteration: 0 Instance: /tb/DUT File: testbench.sv Line: 15

触发原因 #

问题出在Testbench的位宽声明语法错误：

• FIFO设计中wrdata、rddata的位宽声明为[WIDTH-1:0]，当WIDTH=8时是8位（位宽范围7到0）
• Testbench中错误地将wrdata、rddata声明为[WIDTH-1]，缺失了低位边界:0，仿真器将该声明解析为[WIDTH-2:0]（共7位），导致和DUT端口位宽不匹配，触发告警。

修复方案 #

修改Testbench中wrdata和rddata的位宽声明，补全低位边界:0即可。

错误代码行（testbench.sv） #

reg  [WIDTH-1] wrdata;
wire [WIDTH-1] rddata;

修正后代码 #

reg  [WIDTH-1:0] wrdata;
wire [WIDTH-1:0] rddata;

仿真告警截图 #

内容的提问来源于stack exchange，提问作者Adharsh