为什么CPU需要实现cache coherence（缓存一致性）机制？

在C等语言中，不同线程对同一内存位置进行未同步的读写属于未定义行为。但在CPU中，缓存一致性规定：如果一个核心向某个内存位置写入数据，之后另一个核心读取该位置，则后者必须读取到已写入的值。

如果上层软件完全可以弃用这一特性，处理器为什么还要费力对外提供一致的内存层次结构抽象？为什么不直接允许缓存非一致，仅要求软件在需要共享数据时发起特殊指令即可？

核心原因有三个：

• 兼容性成本极低 整个计算机生态已经基于「硬件提供缓存一致性」的约定发展了几十年，存量的操作系统、编程语言编译器、业务代码数量极其庞大，如果突然改为非一致缓存架构，所有已有软件几乎都要推翻重写，经济成本和时间成本都完全不可接受。
• 硬件实现性能更优 硬件层面实现的缓存一致性协议（如MESI系列），可以精准到以单个缓存行为单位跟踪状态，仅在多核心真的发生共享冲突时才产生同步开销，单核心运行时几乎没有额外性能损耗。如果交由软件手动调用指令做同步，软件无法精准感知硬件缓存的状态，很容易出现同步过多浪费性能、同步不足触发逻辑错误的问题，整体运行效率远低于硬件实现。
• 大幅降低上层开发复杂度 目前所有主流编程语言的并发内存模型、操作系统的线程调度/进程间通信能力、各类并发工具库，都建立在硬件缓存一致性的基础之上。如果移除这层硬件抽象，所有上层并发逻辑都需要额外处理缓存同步的逻辑，普通开发者写并发代码时还要手动控制每个共享变量的缓存状态，开发、调试成本会上升数个量级，并发场景的bug率也会高到无法落地。

内容的提问来源于stack exchange，提问作者Dan