跳转指令跳转距离对其延迟的影响及不同场景性能差异咨询

跳转指令的性能开销核心和CPU的指令缓存（i-cache）命中率、分支预测单元的预测结果强相关，你提到的每10毫秒调用一次的频率属于极低水平，单次跳转的开销差基本会被调用间隔掩盖，三种场景的具体性能差异如下：

• 向前跳转100字节
  极近范围的向前跳转，目标指令几乎和当前跳转指令处于同一个i-cache行内，CPU的指令预取逻辑早就把这段指令加载到L1缓存中，只要分支预测命中，开销仅为*1_{2个时钟周期*，几乎可以忽略；就算分支预测失败，惩罚也只有10}20个时钟周期。
• 向前跳转1000字节
  1000字节的跳转距离仍处于绝大多数CPU的i-cache最小预取块范围内，只要没有刚好碰到缓存页边界未命中的极端情况，目标指令也已经被预取到缓存中，开销和跳100字节的差异极小，最多差1~3个时钟周期；最坏场景下出现i-cache未命中，开销也仅为几十到上百个时钟周期。
• 向后跳转750万字节
  750万字节约等于7.2MB，已经远大于消费级CPU常见的32KB~256KB L1指令缓存，甚至超过部分CPU的L2缓存（通常256KB_{2MB）。如果对应地址的指令近期没有被访问过，大概率会出现L1/L2缓存未命中，需要从L3缓存甚至主存加载指令，最差情况下开销能到*几百到几千个时钟周期*，比前两种场景的开销高2}3个数量级。

补充说明：按3GHz主频的CPU计算，1个时钟周期约为0.33纳秒，就算三种场景的单次开销差达到1000个时钟周期，换算成时间也只有0.33微秒，仅占10毫秒调用间隔的十万分之三，实际业务层面完全感知不到性能差异，只有当跳转的调用频率提升到每微秒十次以上的水平，这个开销差才会对整体性能产生可观测的影响。

内容的提问来源于stack exchange，提问作者swaggg