为什么VHDL编译顺序正确却无法找到work.entity实体？

核心报错原因是VHDL实体实例化名称与实际定义的实体名不匹配，除此之外代码还存在多个语法/逻辑错误，按以下步骤修复即可：

1. 修复引发直接报错的实体名不匹配问题 #

你实际定义的两个依赖实体名分别是counter和FSM，但在Blink_Entity中实例化时误用了不存在的Counter_Entity和FSM_Entity，直接修改实例化语句：

• 把Counter : entity work.Counter_Entity改为Counter : entity work.counter
• 把FSM : entity work.FSM_Entity改为FSM : entity work.FSM

2. 修复其余配套错误 #

2.1 端口位宽不匹配 #

counter实体的counter_value_o端口定义位宽是(BITWIDTH downto 0)，但Blink_Entity中接收该值的信号counter_value位宽是(BITWIDTH-1 downto 0)，两边需统一，建议把counter实体的端口定义修改为：

counter_value_o : out std_ulogic_vector(BITWIDTH-1 downto 0)

2.2 端口名称不匹配 #

FSM实体输出的计数器重启信号名是restart_counter_strobe_o，但你在Blink_Entity实例化FSM时写的是counter_restart_strobe_o，两边要对齐，修改FSM实例化的端口映射为：

restart_counter_strobe_o => counter_restart_strobe

2.3 信号名拼写错误 #

Blink_Entity的端口定义的时钟信号是clk_i，但你在实例化FSM时写的是clock_i => clock_i，这里clock_i是不存在的信号，修改为：

clock_i => clk_i

2.4 端口方向错误 #

Blink_Entity的led_o端口错误定义成了in输入方向，实际应为输出，修改为：

led_o : out std_ulogic

3. 编译验证 #

按原有顺序先编译counter、FSM实体，再编译Blink_Entity即可消除报错。

内容的提问来源于stack exchange，提问作者codeisfun