x86架构跨NUMA节点（多CPU插槽）的原子指令如何处理？

当你在x86平台上对某个内存地址执行原子指令（如interlocked compare-exchange、interlocked add等）时，若该内存地址归另一个NUMA节点的CPU控制，且未被任何CPU缓存，此时该指令会如何处理？
路径上的所有CPU都需要停滞等待操作完成吗？还是说目标CPU可以尽可能继续运行其他指令？或是这种场景下该操作会失去原子性？
这一过程的底层实现逻辑是什么？

核心结论 #

• 原子性不会丢失：这是x86架构的硬性保证，和NUMA拓扑、缓存状态无关，对齐的原子操作永远具备原子性
• 不会出现全局CPU停滞：只有发起原子操作的核心会等待操作完成（无依赖的指令仍可乱序执行），其余无关CPU包括目标NUMA节点的CPU都可以正常运行其他指令，只有并发争抢同个缓存行的核心才会被临时阻塞

底层实现逻辑 #

x86平台早就淘汰了早年的全局总线锁机制，改为通过**缓存一致性协议（通常是MESI的扩展变种，如MESIF/MOESI）**配合NUMA节点互联链路（UPI/QPI）实现原子操作语义，对应场景的处理流程如下：

1. 所有用户态/内核态的原子指令（比如lock cmpxchg、lock xadd，对应interlocked系列API的底层实现）首先会由发起核心向本地缓存控制器发送请求，要求获取目标内存地址所在缓存行的独占访问权限
2. 本地缓存控制器发现目标缓存行不在本地缓存，且该内存地址归属其他NUMA节点，会通过UPI/QPI链路将请求转发到对应NUMA节点的内存控制器
3. 目标节点的内存控制器收到请求后，首先查询本地一致性目录，确认该缓存行没有被任何CPU核心持有修改状态权限，随后从内存中读取对应缓存行的数据，返回给发起请求的核心，同时授予其独占访问权限
4. 发起核心拿到缓存行的独占权限后，在缓存中完成原子运算，将缓存行标记为已修改（M）状态
5. 整个过程中缓存一致性协议会锁定该缓存行的权限分配，避免其他核心同时修改，从硬件层面保证操作的原子性

CPU阻塞的范围说明 #

• 仅发起原子指令的核心会暂停执行依赖该原子操作结果的后续指令，核心的乱序执行引擎仍然可以提前执行无依赖的其他指令，不会完全停滞
• 路径上的所有其他CPU、包括目标NUMA节点的所有CPU，只要没有并发访问同个缓存行的需求，完全不受该操作影响，可以正常执行自身指令
• 仅当其他核心刚好也要操作同个缓存行时，才会被缓存一致性协议阻塞，等待当前原子操作完成、权限释放后再继续执行

内容的提问来源于stack exchange，提问作者user541686