树莓派WiringPi开发的C++内存测试代码出现执行顺序错乱问题

核心异常原因定位 #

无多线程场景下出现不符合代码逻辑的执行顺序，核心原因可归为三类：

• 编译器/CPU指令重排（概率最高）：项目中GPIO操作属于内存映射I/O（MMIO）访问，默认情况下GCC会将GPIO寄存器地址识别为普通内存，只要符合as-if优化规则，就可以对没有显式依赖的访问操作做重排。当编译器没有识别到read()/write()中MMIO操作的副作用时，会将march()和checkerboard()两个函数内部的硬件操作指令跨函数重排，导致后调用的函数的硬件操作先执行。
• WiringPi库的异步缓冲机制：部分版本的WiringPi为提升GPIO操作性能，会对高频IO指令做内核态缓冲，用户态调用的读写接口仅将指令提交到缓冲区就返回，不会等待硬件操作实际完成。这种情况下march()逻辑上返回时，硬件还在执行遗留的读写操作，后续启动的checkerboard()指令就会和未完成的操作交叠，看起来像是函数提前执行。
• GCC 8.3.0 ARM平台优化BUG：该版本GCC在ARM架构下针对模板类派生的虚函数实现，存在O2及以上优化等级下的跨函数指令重排BUG，当虚函数内部操作被编译器判定为无可见副作用时，会打乱虚函数的调用执行顺序。

验证方法 #

• 把编译优化等级调整为-O0重编测试，如果异常完全消失，可确认是指令重排导致的问题。
• 在march()调用结束、checkerboard()调用前加10ms延迟，如果异常出现概率大幅降低，可确认是硬件操作异步或指令重排问题。

解决思路 #

• 所有访问GPIO寄存器的指针、变量统一加volatile修饰，明确告诉编译器这些访问存在外部副作用，不能被重排、不能被优化省略。
• 在两个测试函数的调用点之间插入内存屏障，ARM平台可直接使用GCC内置函数__sync_synchronize()，也可调用wiringPiDelayUs(1)触发内核层面的IO同步。
• 若项目需要保留高优化等级，可给test()函数添加__attribute__((optimize("O0")))属性，强制该函数不做优化，保证内部函数调用顺序完全符合代码逻辑。
• 升级编译工具链到GCC 10及以上版本，修复ARM平台模板虚函数的重排缺陷。

内容的提问来源于stack exchange，提问作者S. Saad