如何判断ARM Cortex M0+（STM32L082）的IRQ是否被即时响应

方案结论 #

1. 针对STM32L082平台可直接实现，只需做以下配置和检查：

STM32L082搭载Cortex-M0+内核，可通过内核原生寄存器和简单软件封装实现需求：

• 首先调整中断优先级配置：将EXTI4-15、RTC唤醒两个目标中断的抢占优先级分别设置为0和1（Cortex-M0+支持最多4级抢占优先级），其余所有业务中断的抢占优先级均设为2及以下，从硬件层面消除同优先级中断互相抢占的延迟。
• 封装全局临界区操作：所有关中断的代码块统一用宏封装，维护一个全局原子变量g_critical_nest，进入临界区时变量加1，退出临界区时变量减1。在每个目标中断ISR的第一行读取1MHz定时器计数值后，立刻检查该变量，若值大于0，说明本次中断触发时系统处于关中断状态，时间戳存在延迟。
• 若不想维护全局计数器，也可在ISR读取时间戳后，立刻读取NVIC->IABR[0]寄存器的对应位：进入EXTI中断时若RTC中断的活跃位为1，说明本次EXTI中断被正在执行的RTC ISR延迟，反之同理。

2. 原生硬件支持的特性参考

当前你使用的STM32L0系列不具备中断延迟自动检测的硬件特性，更高端的Cortex-M3/M4/M7内核MCU（如STM32F4、STM32H7系列）、以及部分瑞萨、NXP的工业级MCU具备中断延迟计数器（Interrupt Latency Counter, ILC） 特性，可由硬件自动记录中断从触发到进入ISR的总线周期数，无需软件逻辑干预，直接读取寄存器即可得到精确的延迟值。

3. 全平台通用替代方案

如果需要兼容没有硬件支持的所有MCU平台，通用优化方案如下：

• 所有需要精确时间戳的中断统一设置为最高的几个独立抢占优先级，避免同优先级抢占延迟
• 全局封装临界区操作，通过嵌套计数器标记当前是否处于关中断状态
• 每个目标ISR读取时间戳后，首先检查临界区计数器、以及其他更高优先级目标中断的活跃状态，即可覆盖所有可能的延迟场景，相比你当前在每个临界区都扫描挂起位的方案，逻辑更简单，额外开销也更低。

内容的提问来源于stack exchange，提问作者mvds