RISC-V架构下主动触发非法指令异常的可靠实现方法是什么？

你提到的全0指令确实是RISC-V用户规范第12.5节明确定义的已非法指令，不存在架构层面的兼容问题，不需要依赖专门的汇编助记符，直接用汇编伪指令声明指令字常量即可，这是目前最规范、可移植性最高的实现方式。

不同场景的实现代码 #

1. C 语言内联汇编实现（跨工具链兼容） #

所有主流RISC-V汇编器（GAS、LLVM AS等）都支持.word/.half伪指令，直接声明全0的指令常量即可：

void trigger_illegal_insn(void) {
    // 主动触发RISC-V标准非法指令（32位全0，兼容RV32/RV64全场景）
    asm volatile (".word 0x00000000");
    // 若需要适配仅支持16位压缩指令的场景，可以替换为下面的16位全0非法指令
    // asm volatile (".half 0x0000");
    __builtin_unreachable(); // 告知编译器后续代码不会执行，避免优化警告
}

2. 纯汇编实现 #

trigger_illegal_insn:
    .word 0x00000000

方案优势 #

• 符合规范：全0指令是RISC-V架构明确定义的非法指令，所有符合规范的硬件实现都会触发非法指令异常，不存在兼容问题
• 可读性高：仅需少量注释即可明确代码逻辑，没有写入只读寄存器这类隐晦实现的理解成本
• 可移植性强：不依赖任何厂商扩展、工具链扩展，适配RV32、RV64、支持/不支持压缩指令集的所有场景
• 可靠性高：不会因为硬件实现差异、运行权限等级差异触发访存异常、权限异常等非预期异常，一定会触发标准的非法指令异常

注意：不要使用「写入只读控制寄存器」这类hack实现，这类操作在不同权限等级下可能触发权限异常而非非法指令异常，不符合需求的同时可移植性极差。

内容的提问来源于stack exchange，提问作者Fabian