多处理器系统中硬件层面实现缓存一致性的必要性是什么？

首先纠正一个常见的认知偏差：缓存一致性和内存屏障解决的是完全独立的两类问题，二者是互补关系，不存在谁替代谁的可能。

核心原因如下： #

• 缓存一致性解决的是多核心缓存副本的基础正确性问题
  没有MSI、MESI这类硬件协议的话，不同核心的缓存可以独立保存同一块内存地址的完全不同的值，且互相感知不到对方的修改。举个最简单的例子：核心1将共享变量x从0修改为1，核心2的缓存里仍保留着x=0的旧副本，如果没有硬件自动同步，就算你插满内存屏障，核心2读取x拿到的永远是旧值，根本不知道核心1做了修改。
  硬件缓存一致性本质是给所有核心的缓存做了全局的状态同步，保证只要有核心修改了共享缓存行，其他核心的对应缓存副本会被自动标记为无效，下次读取时必须拉取最新的值，从底层兜底了「只要能读到更新，读到的内容一定是正确的」。
• 内存屏障解决的是处理器指令重排的顺序问题
  你提到的「没有内存屏障就会出问题」，本质是现代处理器为了提升吞吐量会做乱序执行、读写指令重排，和缓存一致性本身无关。比如你代码里写的是先修改x再修改就绪标记flag，处理器可能为了优化流水线实际先执行flag的写操作，再执行x的写操作。这种场景下就算缓存一致性完全正常，其他核心看到flag被置位时读取x拿到的还是旧值，这个问题才需要内存屏障来解决：屏障会禁止屏障前后的特定类型指令重排，保证代码编写的执行顺序被硬件遵守。
• 硬件实现缓存一致性能大幅降低上层编程成本
  如果没有硬件层面的缓存一致性，所有共享数据的缓存同步都需要程序员手动实现：写完数据后手动触发全局缓存行失效、读取前手动刷缓存，这类操作的开销远大于内存屏障，且极易出错，普通业务场景下根本没法大规模落地多线程开发。

补充参考：早期部分低功耗嵌入式多核处理器没有硬件缓存一致性，仅能用于代码逻辑非常简单、对性能极端敏感的场景，多线程开发的复杂度比现有通用处理器高几个数量级。

内容的提问来源于stack exchange，提问作者driewguy