VHDL中无符号向量乘法后移位赋值的写法是否正确？

该写法完全错误，无法得到a * b * 4的预期结果。

VHDL时钟进程中的非阻塞赋值（<=）不会立即更新信号值，同一时钟周期内对同一个信号的多次赋值，只有最后一次生效，前面的赋值会被直接覆盖：

• 第一行result <= a * b;的赋值不会生效，会被第二行对result的赋值完全覆盖
• 第二行中用到的result是上一个时钟周期存储的旧值，不是当前周期计算的a*b结果，最终得到的是旧值左移两位的结果，和当前的a、b完全无关。

已知不会溢出的前提下，有多种简单的实现方式：

• 直接按表达式写：

result <= a * b * 4;

• 用移位操作实现乘4，语义更清晰：

result <= shift_left(a * b, 2);

• 如果你一定要拆分计算，可以引入中间变量（变量赋值是立即生效的）：

process(clk)
    variable temp : unsigned(15 downto 0);
begin
    if rising_edge(clk) then
        temp := a * b;
        result <= temp(13 downto 0) & "00";
    end if;
end process;

内容的提问来源于stack exchange，提问作者efe373