ARM8平台下System V与Posix信号量高竞争场景性能差异咨询

性能差异产生原因 #

内核实现路径开销差异 #

• System V信号量在内核中以信号量集为单位管理，哪怕你仅使用1个信号量，内核每次处理semop调用时都需要遍历整个信号量集结构、校验所有操作的合法性；而Posix命名信号量为独立的单个结构，内核调用路径更短。你使用的4.15版本内核中，ARM64架构的System V信号量还未加入单信号量集的专属优化，而x86架构早已针对该场景做了路径裁剪，这是Intel平台无性能差异的核心原因。
• 高竞争场景下，System V信号量的唤醒逻辑需要额外维护全局的SEM_UNDO链表，即使你关闭了SEM_UNDO标志，4.15内核中仍会执行对应的判断分支，未做短路径跳转优化；而Posix信号量的唤醒队列直接绑定在单个信号量对象上，调度开销更低。

ARM架构缓存同步开销差异 #

• 4.15内核中ARM64架构的System V信号量内核结构存在伪共享问题：struct sem（信号量实体）和相邻的信号量集元数据被放在同一缓存行，高竞争下多核心争抢锁时的缓存一致性开销比Posix信号量高约8%，和你的测试结果完全匹配。x86架构的缓存一致性协议（MESI变种）在该场景下的同步开销低于ARM弱内存模型，因此Intel平台的性能差异被掩盖。

可行优化方案 #

内核层面优化 #

• 优先升级内核到5.4及以上LTS版本：5.4版本之后ARM64架构已经合入了System V信号量的单元素集优化补丁，砍掉了单信号量场景下的集遍历开销，实测可将性能差距缩小到1%以内。
• 若无法升级内核，可以给4.15内核手动合入ipc/sem: optimize single sops for semop的反向移植补丁，重新编译内核即可生效。

用户态代码优化 #

• 批量提交semop操作：如果存在连续的多个信号量操作，不要分开多次调用semop，将多个sembuf合并为一次系统调用提交，减少用户态与内核态的切换开销。
• 预定义静态操作结构，避免每次调用时重复初始化栈上的sembuf对象，高频率调用下可减少小额开销，优化示例如下：

// 预定义静态操作结构，避免重复初始化
static const struct sembuf post_op = {
    .sem_num = 0,
    .sem_op = 1,
    .sem_flg = SEM_UNDO
};
static const struct sembuf wait_op = {
    .sem_num = 0,
    .sem_op = -1,
    .sem_flg = SEM_UNDO
};

void post(int semId) {
    semop(semId, &post_op, 1);
}

void wait(int semId) {
    semop(semId, &wait_op, 1);
}

替代方案 #

如果可以接受少量自定义封装，也可以基于Posix信号量实现你需要的两个特性：注册进程退出清理回调、或者用cgroup进程退出通知机制实现进程崩溃时的信号量自动回收，同时支持自定义步长操作，既保留Posix信号量的性能，又能满足业务需求。

内容的提问来源于stack exchange，提问作者S BI