RISC-V GCC交叉编译内联汇编报操作码/操作数错误如何解决

你遇到的报错和编译标志无关，核心原因是你写的内联汇编是x86架构的指令，完全不符合RISC-V指令集的语法规范：

• RISC-V架构没有mov指令，寄存器间数据移动对应的指令是mv，所以编译器报unrecognized opcode 'mov a1,a1'错误
• RISC-V的add指令仅支持两个寄存器作为源操作数，要加立即数需要用addi指令；同时RISC-V汇编立即数不需要加$前缀，且指令操作数顺序是目标寄存器在前，源操作数在后，和x86的操作数顺序完全相反，所以编译器报illegal operands 'add $1,a1'错误

你原本的逻辑是将src的值赋值给dst后再自增1，对应正确的RISC-V GCC内联汇编写法如下：

int src = 1;
int dst;   
asm (
    "mv %0, %1\n\t"
    "addi %0, %0, 1\n\t"
    : "=r" (dst)  // 输出操作数：%0对应dst，分配通用寄存器
    : "r" (src)   // 输入操作数：%1对应src，分配通用寄存器
    :             // 无额外被修改的寄存器，clobber列表留空
);

编译RISC-V内联汇编不需要添加特殊编译标志，只需要保证你写的指令、操作数格式匹配当前编译目标的RISC-V指令集变体（比如RV32I/RV64I基础整数集，是否启用F/D浮点扩展、V向量扩展等）即可。GCC内联汇编的%n操作数占位符、输入输出约束规则是跨架构通用的，仅需要替换asm块内的指令为对应架构的合法指令即可。

内容的提问来源于stack exchange，提问作者jasan singh chugh