ARM Cortex M3中STMDB指令的递减对象与执行时机问题

你在自研RTOS上下文切换逻辑中对这条指令的核心判断是正确的，具体行为细节如下：

• 指令后缀DB是*Decrement Before（先递减、后存储）*的缩写，对应ARM架构满递减栈的标准多寄存器入栈操作，和你在Handler模式下默认操作MSP的PUSH指令逻辑完全一致，只是这里的操作基址换成了你预先存入PSP值的r0。
• 递减操作的作用对象是带!写回后缀的基址寄存器，也就是r0：!表示指令执行完成后，会把更新后的地址值写回r0，替代原来存储的初始PSP值。
• 针对你假设r0初始值为0x64的场景：
  • 第一个存储的r4寄存器确实会被写入0x60地址，你的判断完全准确。
  • 从编程可见的行为来看，寄存器按编号从低到高依次向低地址方向存储：r4存在0x60、r5存在0x5C、r6存在0x58……直到最后一个r11存在0x44地址。
  • 指令执行完成后，r0的值会被更新为0x44，也就是存储完所有寄存器后最新的PSP位置。
• 关于递减操作的时机：从架构编程模型层面，不需要关心CPU内部是逐次递减4字节再存储单个寄存器，还是一次性计算完所有寄存器的偏移地址再批量写入，只要符合上述地址映射、基址写回规则，就属于指令的正确行为，不会影响你的上下文切换逻辑正确性。

注意：你在Handler模式下无法直接用PUSH操作PSP，因此通过STMDB/LDMIA指令操作预先存入r0的PSP值完成上下文保存/恢复，是Cortex-M系列内核RTOS上下文切换的标准实现方式，逻辑上不存在问题。

内容的提问来源于stack exchange，提问作者Michael Stachowsky