不含时钟组件的NAND/NOR逻辑门电路是否具备图灵完备性？

未搭载时钟组件的纯NAND（与非门）/NOR（或非门）电路不具备图灵完备性。

• 先厘清两个容易混淆的概念边界：
  NAND、NOR本身属于通用组合逻辑门，仅靠这两种门确实可以搭建出所有实现布尔函数的组合逻辑电路，不管是基础的与/或/非/异或门、加法器还是多路数据选择器都能实现。但这类无反馈、无时钟的纯组合电路，输出完全由当前时刻的输入决定，输入一变输出立刻跟着变，没有任何状态记忆能力，根本满足不了图灵完备要求的「存储历史状态、按步骤推进多轮计算」的核心条件。
• 时钟不是可有可无的附加组件，它的核心作用是为电路提供离散化的状态更新基准：
  所有用NAND/NOR实现的计数器、处理器这类时序逻辑电路，本质都是在组合逻辑基础上，配合时钟触发的触发器/锁存器实现状态存储——只有时钟有效边沿到来的瞬间，存储单元才会更新保存的状态，其余时间状态保持稳定，从根源上避免了不同路径信号传输延迟差带来的竞争冒险问题，让电路可以可靠地按照设计流程一步步执行计算。理论上只要给这类时序电路搭配无界的存储空间，就能达到和图灵机等价的计算能力。
• 关于“交叉耦合NAND搭建无时钟SR锁存器”的常见误区：
  两个NAND门交叉耦合确实能做出不需要外接时钟的SR锁存器，具备基础的1位状态存储能力，但这种结构没有可控的状态更新触发机制，输入发生变化时状态会立即跳转，根本无法支撑多步骤的有序计算；同时无时钟的反馈环路天生不稳定，信号传输的延迟差会产生不可预测的瞬态错误输出，连连续几十步的可靠计算都难以保证，更不可能实现需要无限迭代能力的图灵完备系统。
• 无全局时钟的异步电路不属于讨论范畴：
  确实存在不使用全局时钟的异步数字电路，但这类电路是靠模块间局部的请求-应答握手信号实现状态流转控制，本质是用分布式的时序控制信号替代了全局时钟的作用，不属于“无任何时序控制机制的纯NAND/NOR门电路”范畴。这类异步电路要实现通用计算，同样离不开明确的状态更新控制逻辑，和我们讨论的无时钟纯门电路完全不是一个概念。

简单总结：纯NAND/NOR门只解决了组合逻辑运算的问题，没有时钟提供的时序同步能力，就没法可靠实现可控的状态存储和多步计算推进，自然达不到图灵完备的要求。

内容的提问来源于stack exchange，提问作者Mikita Shautsou