RISC-V为何无立即数型相等条件分支？如何精简分支汇编代码？

现有指令集下的更优实现 #

你当前的代码完全不需要依赖不存在的beqi指令就能省掉li t1, 1这条加载指令：
执行完andi t0, t0, 1后，t0的取值只有0或1两种可能，此时判断t0是否等于1等价于判断t0是否非零，直接用RISC-V原生支持的bnez（非零跳转）指令即可，优化后的代码如下：

li a0, UART1_BASE
lw t0, UART_INTR_PEND_OFFSET(a0) # 读取UART中断挂起状态
andi t0, t0, 1
bnez t0, LB_process_tx # t0为1则跳转TX中断处理，否则直接进入RX中断处理逻辑

针对其他小立即数比较的分支场景，也有成熟的无额外开销写法，不需要新增指令：

• 和0比较的场景直接用beqz/bnez，这两个是工具链统一支持的伪指令，本质是把B-type分支指令的rs2字段固定硬连线到x0零寄存器，没有任何额外指令开销。
• 和非零小立即数做相等/不等判断时，可以用addi给目标值加上立即数的相反数，再判断结果是否为0。比如要判断t0是否等于3，直接写addi t0, t0, -3; beqz t0, target即可，如果t0后续不需要保留原值，连临时寄存器都不用额外占用，总指令数和假想的beqi完全一致。
• 需要做大小比较的场景，RISC-V原生提供了slti/sltiu立即数比较指令，把比较结果写入通用寄存器后配合bnez/beqz跳转即可，额外开销极低。

RISC-V不提供通用立即数条件分支指令的设计考量 #

你提到的“挪用分支指令的rs2寄存器字段存放5位立即数”的思路在硬件实现上确实可行，但最终没有被标准采纳，核心原因有三点：

1. 实际收益极低
   5位有符号立即数只能覆盖-16到15的极窄数值范围，绝大多数真实程序中的分支比较立即数都超出这个区间，就算加了这类指令，大部分场景也用不上。而且前面提到的零分支+addi/slti的组合已经覆盖了几乎所有小立即数比较的分支场景，总指令数和专用立即数分支完全持平，没有必要专门新增指令。
2. 优先保证指令格式规整性
   RISC-V的基础整数指令集刻意控制了指令格式的数量，所有条件分支指令统一使用B-type格式，两个源操作数都是寄存器编号，译码逻辑完全一致，对低功耗嵌入式场景的极简核心实现非常友好。如果新增立即数分支格式，就要单独增加一套译码路径，硬件开销的提升远大于省掉个别指令带来的性能收益。
3. 零寄存器设计已经覆盖了最高频场景
   RISC-V的x0寄存器硬编码为0，从指令集统计数据看，通用程序中超过60%的条件分支都是和0做比较，这部分场景已经被beqz/bnez完全覆盖。剩下的非零立即数比较场景频率很低，用现有组合指令实现的成本完全可以接受，再加上RISC-V的伪指令机制会自动完成指令转换，程序员手写汇编时甚至可以直接写beq t0, 1, LB_process_tx，汇编器会自动转换成最优的bnez序列，不需要手动处理。

补充说明：你的认知没有问题，目前所有正式发布的RISC-V标准扩展都没有定义beqi/blti这类通用立即数条件分支指令，只有和0比较的分支伪指令是所有工具链默认支持的。

内容的提问来源于stack exchange，提问作者RRON