x86上前后为acquire加载的seq_cst原子RMW是否会发生重排序？

现有写法无法完全保证1、2、3、4按书写顺序执行，唯一可能出现重排的位置是操作2和操作3之间，其余相邻操作的顺序在x86平台+现有内存序配置下是可以保证的。

现有代码的顺序保证说明 #

重排分两类：编译器生成代码时的指令重排，和CPU执行时的硬件重排。x86平台采用TSO（总存储顺序）内存模型，硬件层面仅允许Store→Load重排（即更早的写操作和更晚的不同地址读操作交换执行顺序），不会出现LoadLoad、LoadStore、StoreStore类型的硬件重排。
对应四个操作的顺序约束：

• 1（y的acquire加载）→2（x的seq_cst自增）：这个顺序完全保证。acquire语义明确要求：acquire读之后的所有读写操作都不能被重排到该读操作之前，编译器会遵守该约束不挪动指令；x86硬件本身也不允许LoadLoad、LoadStore重排，因此2不可能跑到1前面。
• 3（y的循环acquire加载）→4（x的seq_cst自减）：这个顺序也完全保证。3最后一次读到y为false的acquire读，同样约束后面的4不能重排到3之前，x86硬件也不会出现对应的LoadStore重排，因此4不可能跑到3前面。
• 2→3：这个顺序没有任何保证，问题出在两层：
  1. 编译器层面：3是acquire读，仅能限制它之后的操作不能往前挪，无法限制它之前的操作（即2的x写回操作）往后挪到3之后；
  2. 硬件层面：2的最后一步是对x的seq_cst写，3是对不同地址y的acquire读，正好触发x86唯一允许的StoreLoad重排场景，CPU可能先执行y的读，再执行x的写。极端场景下因为3是自旋等待循环，x的写甚至可能被推迟到整个循环结束后才执行，直接导致x++和x--的顺序错乱。

修复方案 #

不需要加多余栅栏，两种方案选其一即可：

1. 修改操作3的内存序，无需额外栅栏：把3位置y.load的内存序从std::memory_order_acquire改成std::memory_order_seq_cst。seq_cst语义要求所有seq_cst操作在全线程范围内保持一致的全序，编译器不会重排2、3、4三个seq_cst操作的顺序；x86平台下seq_cst操作会自动在2和3之间插入必要的全屏障（如mfence或带lock前缀的指令），阻止StoreLoad重排，完全保证四个操作按书写顺序执行。循环内的后续y读取不会产生额外屏障开销，和原acquire加载性能一致。
2. 保留操作3的acquire语义，在2和3之间加全栅栏：在x++（操作2）之后、while自旋循环（操作3）之前插入一行std::atomic_thread_fence(std::memory_order_seq_cst);。这个seq_cst栅栏是全屏障，既会阻止编译器把2的操作挪到栅栏之后，也会在x86平台生成mfence指令阻止硬件StoreLoad重排，保证2的所有操作都在3的第一次y加载之前完成。

注意：不要用memory_order_acq_rel类型的栅栏，acq_rel栅栏只能阻止StoreStore、LoadLoad、LoadStore重排，无法阻止StoreLoad重排，在x86平台下不会生成硬件屏障指令，无法修复该顺序问题。

内容的提问来源于stack exchange，提问作者pa5h1nh0