HDL仿真器中IEEE 754-2008 Float32运算异常问题咨询

这不是仿真器bug，是SystemVerilog标准规则加仿真器默认实现共同导致的结果。IEEE 1800标准规定，所有位宽低于64位双精度（对应SV里的real类型）的浮点操作数，执行算术运算时会自动提升为双精度完成计算。
你测试里的tmp1*tmp2运算全程是按双精度跑的：2e30乘1e30得到2e60，这个值远小于双精度的上限1.8e308，根本不会触发溢出。而你用的shortreal'()强转，在Vivado、ModelSim的默认配置下只会做简单的值截断，不会按float32的规则做溢出判定、舍入和非规格化数处理，自然拿不到预期的inf结果。
你用的$bitstoshortreal($shortrealtobits(tmp3))写法，本质是强制让值按float32的比特编码规则做一次序列化/反序列化，这个过程会强制触发完整的单精度浮点规则校验，所以能得到正确的inf结果，但这不是最优方案。

• 优先选编译配置方案：直接开仿真器的严格单精度运算开关，从根源上规避精度提升问题。ModelSim/Questa添加编译选项-float32strict，Vivado XSIM在仿真配置里打开float32_strict开关即可。开启后所有shortreal类型的运算都会严格按照32位单精度浮点硬件逻辑执行，行为和综合后的浮点单元完全一致，没有额外仿真开销，是效率最高、最稳妥的方案。
• 不方便改编译配置的场景，可以用单步比特转换替代嵌套写法：不需要两层系统函数嵌套，只要把运算结果先转成32位比特，再转回shortreal就能触发正确的规则校验，比直接强转可靠。注意不要依赖shortreal'()强转做浮点规则校验，所有主流仿真器的默认实现里这个强转都不会做完整的单精度溢出、舍入处理。
• 如果是做浮点IP的RTL验证，不要直接用testbench里的原生shortreal运算做参考模型，直接对比32位比特结果，对接标准float32参考模型输出，从根源上避开仿真器浮点实现的差异。

提醒：比特位互转的写法虽然结果正确，但每次调用都有额外的系统函数开销，大规模回归测试下仿真性能会有明显下降，不建议作为全局通用的处理方式。

内容的提问来源于stack exchange，提问作者Mogwaika