RV32I实现疑问：仅靠无特权文档可行吗？陷阱PC来源如何获取？

问题1：仅靠无特权文档能否完成标准RV32I实现？ #

答案是不能，原因如下：

• 《无特权架构文档》仅定义了RV32I用户态的指令集、通用寄存器模型和基本执行语义，但RV32I标准中要求的ECALL/EBREAK指令触发、地址未对齐异常等行为的处理逻辑，属于RISC-V特权架构规范的范畴。无特权文档只会说明这些操作会触发陷阱，但不会定义陷阱的具体处理流程、上下文保存机制等核心细节。
• 如果你只是做一个仅能执行无异常/陷阱的用户态程序的“RV32I子集”，那无特权文档足够，但这不属于完整的标准RV32I实现——标准RV32I要求必须支持ECALL/EBREAK的触发，以及基本的异常检测能力。

问题2：RV32I陷阱处理器如何获取触发陷阱的PC信息？ #

在标准RISC-V架构中，陷阱触发时的PC（即触发陷阱的指令地址）是由硬件自动保存到特权架构定义的CSR（比如sepc，监督模式下的异常PC寄存器）中的，但要注意：

• RV32I无特权指令集本身没有CSR访问指令，因为CSR的读写属于特权模式操作，用户态程序无权访问，只有特权模式下的陷阱处理程序才能通过特权指令（如csrr）读取这些寄存器获取触发PC。
• 如果你仅参考无特权文档做最简实现，由于无特权文档不定义陷阱处理机制，你需要自行设计极简方案：
  • 比如硬件自动将触发PC写入某个固定通用寄存器（如x1），但这不符合标准规范，仅适合最简验证场景；
  • 或者在陷阱触发时，硬件直接跳转到固定的陷阱处理入口地址，同时将触发PC压入预先约定的内存区域（如固定栈地址），同样这是自定义机制，不属于标准实现。

注意：要做符合标准的RV32I实现，必须结合RISC-V特权架构文档来定义陷阱处理的上下文保存和流程，无特权文档只覆盖用户态可见的部分。

内容的提问来源于stack exchange，提问作者ariy