DMA控制器内存复制技术问询：逐字操作、时钟周期与并发访问

1. DMA是否逐字遍历内存？ #

没错，所有DMA控制器本质上都是逐字（或逐字节，取决于总线宽度）处理内存数据的——不存在能瞬间复制大块内存的特殊电路。DMA的核心优势是绕开CPU，直接通过总线完成数据传输，而非一次性搬移整块内存。

2. DMA的时钟周期效率 #

这完全取决于总线架构和DMA控制器的设计，以下是几款经典8位/16位家用机的实例：

• ZX Spectrum（Z80 CPU + ULA DMA）：作为8位机，它的视频DMA每两个时钟周期处理1字节——一个周期从内存读数据到DMA寄存器，下一个周期写入视频输出电路。此时Z80 CPU会被抢占总线，进入等待状态。
• Apple II（6502 CPU + 磁盘DMA）：磁盘DMA每次传输1字节需要4个时钟周期：2个周期读磁盘数据到DMA缓存，2个周期写入内存。传输期间CPU会被暂停，直到当前字节传输完成。
• Atari ST（Motorola 68000 + DMA控制器）：16位总线架构下，DMA支持“猝发传输”，可以在单个时钟周期内完成16位字的读+写——数据直接通过总线从源地址转发到目标地址，无需中间缓存，相当于一个周期内完成双向操作。

3. 1024字节DMA期间CPU的可用周期 #

这分两种典型场景：

• 总线独占型DMA：比如ZX Spectrum的视频DMA，抢占总线时CPU完全停滞。1024字节的传输需要2048个时钟周期，这段时间CPU0个周期可用，只能等待DMA完成。
• 周期窃取型DMA：比如Atari ST的DMA，它会在CPU的空闲周期（比如CPU执行内部指令、无需总线的阶段）窃取总线周期传输数据。假设68000平均每4个时钟周期执行一条指令，其中1个周期为空闲，那么1024字节（512个16位字）的DMA会占用512个周期，剩下约75%的时钟周期CPU都能正常执行指令。

4. DMA与CPU并行访问内存的架构 #

这类设计确实存在，最具代表性的是：

• Amiga 500（Motorola 68000 + 自定义DMA芯片组）：内存被划分为多个独立存储体，配有专用总线——CPU通过主总线访问常规内存，DMA控制器通过视频/音频专用总线访问显存、音频缓存等区域。当DMA复制显存数据时，CPU可以毫无阻碍地访问常规内存执行任务，两者完全并行，互不抢占周期。
• Commodore 128：在Z80或6502模式下，DMA控制器可访问扩展内存，CPU则访问主内存，通过内存分页机制实现有限并行——同一时间仅能有一个设备访问主总线，但扩展内存的DMA操作不会影响CPU对主内存的使用。

内容的提问来源于stack exchange，提问作者cat pants