如何在VHDL中判断向量的方向（downto vs to）以确定高低位？

判断Range声明方式 #

要确定向量是用downto还是to声明的，可以利用SystemVerilog内置的系统函数$left()和$right()：

• $left(vec)返回向量range的左边界索引（声明时的第一个数值）
• $right(vec)返回向量range的右边界索引（声明时的第二个数值）

判断逻辑：

• 如果 $left(vec) > $right(vec)，说明向量是downto声明（如 logic [7:0] my_vec;）
• 如果 $left(vec) < $right(vec)，说明向量是to声明（如 logic [0:7] my_vec;）

确定LSB和MSB #

这里需要区分两种场景：

1. 数值意义上的LSB/MSB：

   • 最低有效位（LSB）始终是向量中索引值最小的位，对应$low(vec)的返回值（权重为2⁰）
   • 最高有效位（MSB）始终是向量中索引值最大的位，对应$high(vec)的返回值（权重为2^($bits(vec)-1)）
     这种方式不依赖range的声明方向，只看索引的数值大小。

2. 语法位置上的左右边界：

   • 若要获取声明时的左边界（最左侧位），用$left(vec)
   • 若要获取声明时的右边界（最右侧位），用$right(vec)
     比如[7:0]的左边界是7（语法上的MSB），右边界是0（语法上的LSB）；[0:7]的左边界是0（语法上的LSB），右边界是7（语法上的MSB）。

健壮性函数示例 #

下面是一个通用函数，可处理任意signed/unsigned向量，判断其range方向，并返回数值意义上的LSB、MSB，以及语法方向：

function void get_vec_info(input logic signed [*] vec, 
                          output int lsb_idx, output int msb_idx,
                          output string range_type);
    lsb_idx = $low(vec);
    msb_idx = $high(vec);
    
    if ($left(vec) > $right(vec)) begin
        range_type = "downto";
    end else if ($left(vec) < $right(vec)) begin
        range_type = "to";
    end else begin
        range_type = "single_bit"; // 处理单比特向量的情况
    end
endfunction

使用示例：

logic [7:0] unsigned_downto;
logic signed [0:3] signed_to;
int lsb, msb;
string r_type;

get_vec_info(unsigned_downto, lsb, msb, r_type);
// 输出：lsb=0, msb=7, r_type="downto"

get_vec_info(signed_to, lsb, msb, r_type);
// 输出：lsb=0, msb=3, r_type="to"

如果你的需求是基于语法边界进行数据移入（比如从右边界移入LSB），可以直接用$right(vec)作为移入位的索引；如果是基于数值权重移入，则用$low(vec)。

内容的提问来源于stack exchange，提问作者quantum231