实体端口声明信号与架构内直接声明信号的差异

先看你给出的示例代码：

entity MyEntity is
  port  (
    i_clock      : in  std_logic;         -- 实体端口信号
    Clk_100HZ    : inout  std_logic;
    Data         : inout  std_logic;
    );
end MyEntity;

architecture rtl of MyEntity is
  signal D_zeroin            : std_logic; -- 架构内部信号
  signal D_onein             : std_logic;
  signal D_twoin             : std_logic;
  signal D_threein           : std_logic;

begin
...

两者的核心区别如下：

• 可见性与作用范围不同
  实体端口是模块对外暴露的接口，外部其他模块可以直接连接、访问这些信号，相当于模块和外界交互的“出入口”；而架构内声明的信号是模块的内部私有信号，只能在当前架构的逻辑代码里使用，外部模块完全无法访问。

• 必须指定的属性不同
  端口信号必须明确标注方向（in/out/inout等），用来定义数据的流向（输入到模块、从模块输出、双向传输）；架构内的信号不需要指定方向，它只是内部逻辑之间传递数据的载体，可被内部任意逻辑驱动或读取。

• 使用场景不同
  端口信号用于实现模块间的交互：比如示例里的i_clock是外部输入到模块的时钟信号，Clk_100HZ和Data是双向端口，用来和外部模块做双向数据交互；架构内的信号则用于内部逻辑的中间传递，比如D_zeroin这类信号，用来在内部的不同逻辑单元之间暂存数据、连接电路节点，完成模块内部的逻辑运算。

内容的提问来源于stack exchange，提问作者yeuop