关于Nand2Tetris中从RAM16K获取底层寄存器的技术疑问

先看你给出的RAM16K实现代码：

CHIP RAM16K {
    IN in[16], load, address[14];
    OUT out[16];

    PARTS:
    Mux4Way16(a=firstRam, b=secondRam, c=thirdRam, d=fourthRam, sel=address[12..13], out=out);

And(a=load, b=load, out=shouldLoad);

DMux4Way(in=shouldLoad, sel=address[12..13], a=setRamOne, b=setRamTwo, c=setRamThree, d=setRamFour);


RAM4K(in=in, load=setRamOne, address=address[0..11], out=firstRam);
RAM4K(in=in, load=setRamTwo, address=address[0..11], out=secondRam);
RAM4K(in=in, load=setRamThree, address=address[0..11], out=thirdRam);
RAM4K(in=in, load=setRamFour, address=address[0..11], out=fourthRam);
}

核心问题解答 #

• 给定地址后如何定位到底层寄存器？
  这是分层地址解码的过程：

  1. 14位地址的最高两位（address[12..13]）先用来筛选4个RAM4K：通过DMux4Way把load信号定向到选中的RAM4K，同时通过Mux4Way16只输出该RAM4K的内容。
  2. 剩下的12位地址（address[0..11]）传入选中的RAM4K，RAM4K内部会重复逻辑：用最高3位选8个RAM512，剩余9位传给RAM512；RAM512再用最高3位选8个RAM64，剩余6位传给RAM64；最后RAM64用6位地址直接定位到64个寄存器中的某一个。
     整个过程把长地址拆分成多层，每一层负责选下一级芯片，最终定位到单个寄存器。

• 为什么代码里输出RAM4K却能返回单个寄存器的值？
  你看到的firstRam这类变量是RAM4K的输出，但RAM4K的输出本身就是内部选中的单个寄存器的值（不是所有寄存器的集合）。当给RAM4K传入12位地址时，它已经完成内部地址解码，最终只输出对应地址的寄存器内容，所以firstRam本质是16位的寄存器值，而非整个RAM4K的全部数据。

• 是不是通过底层芯片递归获取基础寄存器？
  可以理解为分层递归解码，每一层RAM芯片只负责自身层级的地址拆分和下级芯片选择，直到最底层的寄存器。比如RAM16K依赖RAM4K，RAM4K依赖RAM512，以此类推，每一级都把地址的一部分用于选择下级，剩下的传给下级，最终定位到单个寄存器。

• 为什么输出RAM4K不会报错？
  因为RAM4K的输出端口是out[16]，和RAM16K要求的out[16]位宽完全匹配。Mux4Way16的输入要求是4个16位信号，每个RAM4K的输出正好是16位，完全符合芯片接口定义，自然不会报错。你看到的“输出RAM4K”其实是输出RAM4K已经解码好的单个16位寄存器值，而非整个RAM模块。

内容的提问来源于stack exchange，提问作者Alexander Summers